[发明专利]用于CMOS成像像素检测器的紧凑且精确的模拟存储器

权利要求书

1.一种模拟存储器电路，包括：

存储电容器(102)，存储电容器(102)的第一端连接至第一端口(104)，第一端口(104)用于连接至基准电位(106)；

第一晶体管(108)，第一晶体管(108)的漏极连接至存储电容器(102)的第二端，第一晶体管(108)的源极连接至第二端口(110)，第二端口(110)用于连接至提供输入信号以存储在存储电容器(102)中的电路(112)，第一晶体管(108)的栅极连接至第三端口(114)，第三端口(114)用于连接至第一电流宿(116)；

第二晶体管(118)，第二晶体管(118)的源极连接至第一晶体管(108)的源极，第二晶体管(118)的漏极连接至第一晶体管(108)的栅极；以及

第三晶体管(120)，第三晶体管(120)的源极连接至第一晶体管(108)的源极，第三晶体管(120)的栅极和漏极一起连接至第二晶体管(118)的栅极和第四端口(122)，第四端口(122)用于连接至第二电流宿(124)。

2.根据权利要求1所述的模拟存储器电路，包括：

第四晶体管(302)，第四晶体管(302)的漏极连接至存储电容器(102)的第一端，第四晶体管(302)的源极连接至第五端口(304)，第五端口(304)用于连接至第二基准电位(306)，第四晶体管(302)的栅极连接至第六端口(308)，第六端口(308)用于连接至电压时钟驱动(310)。

3.根据权利要求1或2所述的模拟存储器电路，其中，第二晶体管(118)和第三晶体管(120)被设计为使得在操作中，当第一晶体管(108)处于导通状态以接收输入信号并将输入信号提供至存储电容器(102)以存储在存储电容器(102)中时，第一晶体管(108)的源极和栅极基本上处于相等的电位。

4.根据权利要求3所述的模拟存储器电路，其中，第二晶体管(118)和第三晶体管(120)被设计为使得在操作中，第二晶体管(118)的栅极电位跟随第一晶体管(108)的源极电位，所述源极电位根据输入信号而变化。

5.根据权利要求4所述的模拟存储器电路，其中，第二晶体管(118)和第三晶体管(120)被设计为使得在操作中，第二晶体管(118)的漏极至源极电阻基本上保持恒定。

6.根据权利要求5所述的模拟存储器电路，其中，第二晶体管(118)和第三晶体管(120)被设计为使得在操作中，第三晶体管(120)提供栅极偏置电位，以使第二晶体管(118)的漏极至源极电阻基本上保持恒定。

7.根据权利要求6所述的模拟存储器电路，其中，第二晶体管(118)和第三晶体管(120)基本上尺寸相同。

8.根据权利要求1所述的模拟存储器电路，包括：

第二存储电容器(202)，第二存储电容器(202)的第一端连接至第一端口(104)；

第四晶体管(208)，第四晶体管(208)的漏极连接至第二存储电容器(202)的第二端，第四晶体管(208)的源极连接至第二端口(110)，第四晶体管(208)的栅极连接至第五端口(214)，第五端口用于连接至第三电流宿(216)；以及

第五晶体管(218)，第五晶体管(218)的源极连接至第四晶体管(208)的源极，第五晶体管(218)的漏极连接至第四晶体管(208)的栅极，第五晶体管(218)的栅极与第二晶体管(118)的栅极和第三晶体管(120)的漏极一起连接至第四端口(122)。

9.根据权利要求8所述的模拟存储器电路，其中，第二晶体管(118)和第三晶体管(120)被设计为使得在操作中，当第一晶体管(108)处于导通状态以接收输入信号并将输入信号提供至存储电容器(102)以存储在存储电容器(102)中时，第一晶体管(108)的源极和栅极基本上处于相等的电位，

第五晶体管(218)和第三晶体管(120)被设计为使得在操作中，当第四晶体管(208)处于导通状态以接收输入信号并将输入信号提供至第二存储电容器(202)以存储在第二存储电容器(202)中时，第四晶体管(208)的源极和栅极基本上处于相等的电位。

10.根据权利要求9所述的模拟存储器电路，其中，第二端口(110)连接至源极跟随器电路(212)，

在操作中，模拟存储器电路执行相关双重采样。