[发明专利]制造超结器件中的多个管芯的多向开槽

说明书

技术领域

本发明的实施例一般涉及制造半导体器件的方法，并且更具体而言，涉及制造具有包括一个取向的第一多个沟槽和具有与第一取向不同的第二取向的第二多个沟槽的超结器件的方法。

背景技术

半导体晶片制造一般指的是在硅晶片上制作集成电路的工艺。在平面图中，典型的半导体晶片一般是圆形的。在晶片的至少一个表面上形成各个电子电路或器件，然后通常将晶片切割(锯或切)成多个单独的“管芯”，用于封装成各个集成电路(IC)。

自从由Xingbi Chen博士在其内容通过引用合并到本文中的美国专利No.5,216,275中公开的超结器件的发明起，已进行了许多努力来扩展和改善其发明的超结效果。美国专利No.6,410,958、No.6,300,171和NO.6,307,246是此类努力的示例并且通过引用结合于此。

期望沟槽型超结器件由于潜在的较低处理成本而取代多外延超结器件。图1A示出在制造多个沟槽型超结器件或管芯20中使用的晶片10的顶视平面图。图1B示出表示位于晶片10上的多个管芯20的两个管芯20的放大图。每个管芯20包括多个沟槽22，每个沟槽22沿着通常水平的取向横贯管芯20。图1C示出其中每个一般在管芯20上垂直地取向的多个沟槽22的替选构造。在每种情况下，晶片10的所有管芯20上的所有沟槽22具有相同取向。图1D示出具有在衬底11上设置的硅层12中形成的多个沟槽22的管芯20的放大局部横截面图。从而形成多个相应台面(mesa)24，每个台面24由氧化物层26来覆盖。沟槽22通常填充有再填充材料28。

通常，通过压缩设计规则(推荐参数)并且扩大工艺晶片的直径来降低半导体器件制造成本。如在共同待决美国专利申请No.11/962,530中所描述的，可以将设计规则缩小应用于沟槽型超结技术。然而，传统开槽方法常常引起晶片弯曲和翘曲。此类变形在对大直径晶片(例如大于约六英寸)进行开槽时尤其普遍。一旦发生弯曲和翘曲，即使有的话，通常也不能再有效地处理晶片。此外，即使晶片保持能够进行处理，也存在碎片或破损的较高风险。当例如在形成超结器件时使用深开槽时，诸如所使用是深开槽类型时，弯曲和/或翘曲的程度较大。因此，用于制造超结器件的传统开槽方法的使用不允许通过增加晶片直径来实现成本降低。

期望的是提供一种制造沟槽型超结器件的方法，其使弯曲和翘曲的效应最小化和/或消除。还期望提供一种制造沟槽型超结器件的方法，其通过使得能够使用较大晶片直径来降低制造成本。

发明内容

简要地说，本发明的实施例包括制造超结器件的方法。该方法的一个实施例包括提供具有多个管芯的半导体晶片。该方法还包括在所述至少一个第一管芯中形成第一多个沟槽，所述第一多个沟槽中的每个都具有第一取向。该方法还包括在所述至少一个第二管芯中形成第二多个沟槽，所述第二多个沟槽中的每个都具有与第一取向不同的第二取向。

本发明的实施例还包括超结器件。在一个实施例中，所述超结器件包括具有多个管芯的半导体晶片。在第一多个管芯中形成第一多个沟槽。第一多个沟槽中的每个都具有第一取向。在第二多个管芯中形成第二多个沟槽。第二多个沟槽中的每个都具有与第一取向不同的第二取向。

本发明的另一实施例包括在半导体晶片上或在半导体晶片中形成的其他类型的半导体器件。该半导体晶片包括多个管芯。在第一多个管芯中形成第一多个沟槽。第一多个沟槽中的每个都具有第一取向。在第二多个管芯中形成第二多个沟槽。第二多个沟槽中的每个都具有与第一取向不同的第二取向。

附图说明

当结合附图来阅读时，将更好地理解在前述概要以及本发明的优选实施例的以下详细说明。出于说明的目的，在图中示出了目前优选的实施例。然而，应该理解的是本发明不限于所示的精确布置和手段。

在所述附图中：

图1A是具有在其上面形成的多个管芯的现有技术半导体晶片的顶视平面图；

图1B是来自图1A的现有技术晶片的两个相邻管芯的高倍放大顶视平面图；

图1C是来自图1A的现有技术晶片的两个交替相邻管芯的高倍放大顶视平面图；

图1D是来自图1B或1C中的任何一个的管芯之一的放大局部横截面前视图。

图2A-2C是依照本发明的优选实施例制造的管芯的高倍放大顶视平面图。

图3A和3B是依照本发明的优选实施例制造的晶片上的相邻管芯的高倍放大顶视平面图；

图4A是依照优选实施例的在硅层上设置氧化物层之后的管芯的一部分的放大横截面前视图；