[发明专利]用于测试逻辑模块中的地址总线的方法

说明书

技术领域

本发明涉及一种用于测试逻辑模块中的地址总线的方法和逻辑 模块。

背景技术

在逻辑电子模块，诸如专用集成电路(ASIC：application specific  integrated circuit)中，采用数据导线或者总线进行单个部件之间的通 信。比较典型的是，在ASIC中微处理器或者还有微控制器与多个元 件，诸如存储器和多个输入输出单元连接，其中设有数据总线用于传 输本身的数据。为了对单个部件或者还有存储器中的存储区域加以控 制，设置仅仅传输存储器地址的地址总线。通常设有地址译码器用于 产生必需的地址信号，从而可以借助于所述地址信号，对连接到微处 理器上的元件直接加以控制或者响应。

此外，还设计了地址总线测试用于检查逻辑模块的单个元件的功 能性，在此期间，为了检查连接导线的功能性，存储器中的存储区域 被写入。此时值被写入所有的存储单元中并且检查所有写入的值是否 存在。在1kb大小的存储区域中，因而可写入1024个数并且对每个 数单独地加以检查。如果缺少一个或者一些数，则地址总线连接已损 坏。

通常规定，将多个预先设定的值写入数据寄存器中且将这些值读 出用于检查数据总线。在功能性完整无损时，每个值的写和读都是可 以的，在这种情况下，在16位宽度上是65535个值。

为了保证ASIC中的地址总线的功能性和完整性，必须实施类似 的测试。在此当然要注意，因为寄存器的写入而可能在ASIC中响应 不希望的功能。因此，在进行测试访问时可以剔除不可信的或者其它 未被正确保存的反应。

发明内容

按照本发明的方法，被用于测试逻辑模块中的地址总线，其中在 所述逻辑模块中设有至少一个数据寄存器，至少一个被地址译码器在 访问时识别的地址通过所述地址译码器被传输或者写入所述数据寄 存器中，可以读出所述地址用于检查地址总线的功能性。

在此建议，如果在访问时被地址译码器识别的地址被写入数据寄 存器中，则在下一次访问，通常指直接紧接着的访问时被读出。被读 出的值能够验证，地址译码器是否识别或者读取了正确的地址。

数据总线在构造时通过以标准值写入逻辑模块中的优选为非关 键的存储单元而加以测试。

方法，尤指在访问时被识别的地址的传输，可以在读访问或者写 访问时实现。

建议，在检查印制导线时，采用所说明的方法。

按照本发明的逻辑模块，尤其被设计用于实施前面所述的方法， 并且具有至少一个数据寄存器，可以将被地址译码器识别的地址传输 或者写入所述数据寄存器中，可以读出所述地址用于检查地址总线的 功能性。

正如采用ASIC(application specific integrated circuit：专用集成电 路)例如用于控制集成在主动式巡航控制系统(acc：active cruise  control)中的雷达元件一样，例如可以考虑采用ASIC作为逻辑模块。

如果使计算机程序在计算机或者类似的计算单元上，尤其在前面 所述类型的逻辑模块中被执行，则按照本发明的计算机程序包含用于 实施前面所述方法的所有步骤的程序代码段。

按照本发明的计算机程序产品刚好包含这种程序代码段，所述程 序代码段被储存在计算机可读的数据载体上。在此，可考虑采用任意 的内部和外部的记录载体作为所述数据载体。

本发明可以至少在构造逻辑模块时对逻辑模块中的总线连接进 行不入侵的测试。在此，不入侵表示不必为了测试地址总线而将数据 写入逻辑模块中。为了实施测试，在逻辑模块内部，尤指在ASIC内 部的情况下，集成有包含上一次被实施的写访问或者读访问的地址的 数据寄存器(PREVIOUS_ADDRESS)。这可以通过将被地址译码器 识别的地址传输或者传送到数据寄存器中加以实现。所述数据寄存器 的内容可以随即在下一次读访问时被读取。

通过对每个地址的读取，可以验证，地址译码器是否读取了正确 的地址。这可以通过在读取后对数据寄存器PREVIOUS_ADDRESS加 以读出而实现。

因此放置在地址总线上的测试值被“镜像”到数据总线上。数据 总线例如通过以标准值写入ASIC中的非关键的存储单元而被加以测 试。所以，地址总线的完整性是通过数据总线的完整性加以证明的。

本发明的其他优点及改进方案，由说明和附图得出。