[发明专利]集成电路管芯封装的电磁屏蔽形成

说明书

技术领域

本发明一般涉及集成电路，并且更具体而言，提供了用于密封集成电路的屏蔽。

背景技术

一些集成电路实现为具有电磁屏蔽的封装，用于保护集成电路不受电磁干扰(EMI)的影响。这类封装的示例包括多芯片模块(MCM)，该多芯片模块(MM)具有在单个MCM基板上连接在一起的多个分立的微电子器件(例如，处理单元、存储器单元、相关逻辑单元、电阻器、电容器、电感器等)。可以在密封集成电路管芯之前形成这些屏蔽结构，或者可以与集成电路管芯分开地形成这些屏蔽结构。

然而，这类方法可以与在管芯密封之后执行后互连(postinterconnect)处理的封装工艺不相容。

附图说明

当结合下面的附图考虑下面的详细描述时，可以理解本发明以及所得到的本发明的多个目的、特征和优点，其中：

图1是根据一个实施例的在双面胶带或附着化学品的层和工艺载体基板上安装的并且由制模化合物密封的多个芯片模块(和接地框架)的横截面图；

图2是图1所示的密封的多个芯片模块(面板)的透视图；

图3示出图1之后的处理过程中的通过钻穿至少制模化合物而在单独电路模块之间的模型化合物中形成通孔之后的密封的多个芯片模块的横截面图；

图4a示出图3所示的密封的多个芯片模块(面板)的示例透视图，以示出通孔会怎样形成为连续的沟槽或开口；

图4b示出图3所示的密封的多个芯片模块(面板)的示例俯视图，以示出通孔会怎样形成为任何期望形状的多个分立开口；

图5示出图3之后的处理过程中的在至少制模化合物通孔中形成传导屏蔽层之后的密封的多个芯片模块的横截面图；

图6示出图5之后的处理过程中的在制模化合物减薄之后的密封的多个芯片模块的横截面图；

图7示出图6之后的处理过程中的在减薄的制模化合物上方形成屏蔽覆盖层之后的密封的多个芯片模块的横截面图；

图8a示出图7之后的处理过程中的在去除双面胶带和工艺载体之后的密封的多个芯片模块的横截面图；

图8b示出在去除双面胶带和工艺载体之后的密封的多个芯片模块的可替选实施例的横截面图，其中在制模化合物中形成屏蔽通孔结构之前密封的多个芯片模块形成有处于合适位置的接地框架；

图9示出图8a之后的处理过程中的在密封的多个芯片模块的背面上形成微通孔并且将其与屏蔽通孔结构对准之后的密封的多个芯片模块的横截面图；

图10示出图9之后的处理过程中的将微焊盘形成为与在密封的多个芯片模块背面上形成的微通孔对准之后的密封的多个芯片模块的横截面图；

图11示出图10之后的处理过程中的在多层基板形成有屏蔽通孔结构之后的密封的多个芯片模块的横截面图，所述屏蔽通孔结构电连接到制模化合物中形成的屏蔽通孔结构；

图12示出图11之后的处理过程中的在将单独芯片模块分割之后的密封的多个芯片模块的横截面图；

图13示出用于制造具有保形EMI屏蔽的芯片模块的样品制造流程图；

图14至图19是根据本发明的另一实施例的集成电路封装制造中的各个阶段的侧剖面图；

图20至图22是根据本发明的另一实施例的集成电路封装制造中的各个阶段的侧剖面图；

图23至图24是根据本发明的另一实施例的集成电路封装制造中的各个阶段的侧剖面图；

图25至图28是根据本发明的另一实施例的集成电路封装制造中的各个阶段的侧剖面图；

图29是图14-19的工作产品的实施例的局部顶视图。

应该理解的是，为了使示例简单和清楚，附图所示的元件不必按比例绘制。例如，为了提升和改进清晰度并且便于理解的目的，一些元件的尺寸相对于其他元件被放大。另外，在合适考虑的情况下，在附图之中重复附图标记来表示相应的或类似的元件。

具体实施方式

以下阐述了用于执行本发明的模式的详细描述。该描述旨在对本发明进行说明，而不应该看作限制。