[发明专利]用于半导体部件中的叠层的增强结构

说明书

技术领域

本发明一般涉及用于增强半导体部件中的叠层的增强结构。本发明进一步涉及用于制造用于半导体部件中的叠层的增强结构的方法。

背景技术

这里主要关注所谓芯片级封装(CSP)。例如，将包含二极管、晶体管、MEMS(微电子机械元件)或电容器的半导体衬底，通过焊球而不用另外的载体固定到板如印刷电路板(PCB)上。CSP其中的一种应用是用于通常与包括电阻、电容器和/或线圈的无源滤波器相结合的所谓功率晶体管和静电放电(ESD)二极管。CSP进一步被应用于频率调制(FM)无线电器件。这是具有放大器和调谐器以及另外需要的任何电路的半导体器件，它能够整体实现移动电话中的无线电功能。封装的尺寸之所以重要，部分的原因是移动电话中可利用的空间小。

通常，CSP的焊球被直接安装在备有与焊球对应的电极的母板或PCB上。焊球被焊在板上从而获得电子器件。在所述焊接和器件使用期间，将会产生应力，其原因是板材料和例如半导体硅之间的热膨胀有所不同。具体地在焊球中以及焊球与下层结构的界面之间会产生应力。如果不采取措施，将会导致电子器件的可靠性不足，具体地在热循环(TMCL)和跌落试验期间。这导致了如下面段落中所描述的应力缓冲封装的设置，其中用来吸收应力的应力缓冲装置提供在I/O焊盘和焊球之间。

在图1中绘出已知的解决办法，图1示出了封装30，其中聚酰亚胺应力吸收层32提供在钝化层34的顶部上。层32中有开孔，这种开孔从投影来看至少部分地与钝化层34中的开孔重合。凸块下方金属化(UBM)36一部分在应力吸收层32上面，一部分在开孔中(用于与铝制I/O焊盘40接触)。UBM36因此具有颠倒的牛仔帽的形状。UBM36不完全填充钝化层34和缓冲层32，以致形成一个凹坑。结果，焊球38部分地存在于所述凹坑中。另外，在这个解决办法中，包含应力吸收层32和UBM层36的应力缓冲装置在热机学意义上是不间断的。事实是UBM层36是硬层，当然是与应力吸收层32和焊球38的材料比较而言，这个硬层36一般包含镍，它会把产生的应力经过周围的聚酰亚胺层32传递到附近的UBM结构36。

在TMCL期间会呈现加热和冷却的变化状态。例如在专利文件GB2,135,525和EP0064854中对此有所讨论。对于球栅阵列(BGA)封装的情况也是已知的。普遍知道的事实是，TMCL最大的问题通常出现在距离封装中心(即半导体的中心，也称为中性点)最远的那些焊球上。毕竟，在TMCL中，板的膨胀大过半导体。因此，在加热时，相对于半导体的中心，半导体的左侧边缘被向左拉，而右侧边缘则被向右拉。在半导体的边缘，半导体和板之间的位移差大于中心的某处。

除上述以外，CSP和其他倒装封装，在小型化意义上显然是最适宜的，因为封装尺寸等于芯片尺寸。

发明内容

本发明包含这样的认识：在现有技术中，没有意识到怎样为已采用先进工艺制造出来的芯片提供可靠的CSP，具体地具有若干互连层和有机材料的电介质层的芯片，后者也被称为低K材料。尤其没有意识到当芯片是以先进工艺采用若干有源和/或互连金属层以及低K材料的电介质层组成的叠层制成时，怎样制作通过跌落试验(drop test)并在热循环期间提供充分的应力释放的CSP。

起初，FM无线电结构是建立在BiMOS工艺基础上的，这种叠层只有2层金属层。这种叠层强度足以经受跌落冲击和TMCL应力。后来，采用有3层金属层的BiMOS工艺。这些叠层开始显出叠层中的脆弱性。而现在，FM无线电结构采用完全的CMOS工艺来制造，有甚至6至8层金属叠层。叠层中3至5层金属由甚至比标准SiO₂更脆弱的低K的SiO₂隔离。在这种现有技术的金属叠层中，层的布局是因为设置在硅中的有源元件的缘故。如已知道的，这种金属叠层总是处在封装结构的钝化层的下面。这种已知的由若干有源和/或互连金属层以及低K材料的电介质层组成的叠层可见于图2。

按照图2，金属叠层100处于钝化层102和硅衬底104之间。CMOS工艺的金属叠层100事实上可分成被普通SiO₂层107隔离的上金属层106和被脆弱的低K SiO₂层109隔离的下金属层108。本发明现在更进一步包含这样的认识：首先是坚硬的硅层104，然后是归因于脆弱的低K SiO₂层109的脆弱叠层108，再后是含有普通SiO₂层107的金属叠层106，它也是坚硬的。在金属叠层100的顶部有作为I/O或焊盘层的铝制顶部金属层40，它也是软的。从机械强度的观点来看，这不是一种可靠的结构。