[发明专利]用于存储器的动态电压调节

说明书

技术领域

本公开通常涉及半导体集成电路，并且更具体地，涉及半导体 集成电路的功率节约。

背景技术

通常，期望集成电路以最低的可能功耗操作。一种减小功耗的 方法是降低集成电路的电源电压。一种用于实现功率减小的已知技术 是测试具有处理器的集成电路并且确定处理器的利用水平。当该处理 器的利用率下降时，降低该处理器的工作频率。此外，使提供给该处 理器的电压量减小预定量，这允许该处理器以更高效的方式操作。

用于实现功率减小的另一种已知技术是在测试环境中测试集成 电路，该测试环境引入温度变化并且测量特定集成电路的性能。然后 选择电源电压值并且基于测量的测试结果将该电源电压值编程到该集 成电路中。在测试了集成电路之后，测试模式过程中确定的电源电压 值保持恒定，并因此必须被选择为足够高以满足其中指定该集成电路 发挥作用的所有操作环境。

附图说明

本发明借助于示例说明并且不限于附图，在附图中相同的附图 标记表示相似的元件。附图中的元件被出于简化和清楚的目的而示 出，并且没有必要依比例绘制。

图1以框图的形式示出了根据本发明的一个形式的具有动态电 压调节的存储器的集成电路；

图2示出了图1的集成电路的操作的一个形式的流程图；

图3在框图中示出了根据本发明的另一形式的具有动态电压调 节的存储器的集成电路；并且

图4示出了图3的集成电路的操作的一个形式的流程图。

具体实施方式

图1中示出了系统10，其实现了用于系统10中的存储器的一种 形式的动态电压调节电路。在所示出的形式中，系统10是集成电路 12。用于提供电源电压的电压源20位于集成电路12外部。系统10 具有存储器14，其可以是易失存储器或非易失存储器(NVM)。应 当理解，存储器14进一步包括为便于解释而未示出的解码电路、灵 敏放大器和其他传统电路。在集成电路12上还提供了测试存储器 16。测试存储器16是具有与存储器14相同类型的存储器设备。集成 电路12还具有其他电路18，其他电路18表示多种额外的逻辑和处 理电路中的任何电路。其他电路18和存储器14之间的互连被详细示 出并且与讨论无关。应当理解，测试存储器16和存储器14可在物理 上位于集成电路12的不同部分中，在集成电路12中彼此相邻，或者 具有散置的存储器单元。电压源20连接至电压调节器(voltage regulator)22的输入。尽管电压调节器22被示出为集成电路12的 一部分，但是应当理解，电压调节器22可被实现在集成电路12外 部。电压调节器22具有第一输出，其连接至存储器14的电压输入， 用于提供标为V_DD1的第一电源电压。电压调节器22具有第二输出， 其连接至其他电路18的电压输入，用于提供标为V_DD2的第二电源电 压。第一电源电压可低于、等于或高于第二电源电压，用于使存储器 14在功率效率更高的水平下操作同时满足指定的存储器规范的其他 操作特性。电压调节器22具有第三输出，其连接至电压减小电路24 的电压输入，用于提供V_DD1电源电压。电压减小电路24的输出连接 至测试存储器16的电压输入，并且提供标为“V_DD1-V_drop”的电压。在 设计过程中，对于特定集成电路和特定应用，确定V_drop的值。值 V_drop表示值V_DD1和用于测试测试存储器16的功能操作的减小的电 源电压之间的电压等级(voltage gradation)。测试存储器16具有用 于为测试电路26的读取输入提供“读取”(Read)数据的输出。该测 试存储器具有用于从测试电路26的写入输出接收“写入”(Write)数 据的数据输入。测试电路26提供给测试存储器16的控制信息以传统 的方式经由控制信号(未示出)耦合。测试电路26的输出向测试控 制器28的输入提供“通过”/“失败”(Pass/Fail)信号。测试控制器28 具有第一输出，其连接至测试电路26的使能输入，用于提供测试 (Test)信号。测试控制器28的第一输出分别向电压调节电路30的 第一和第二输入提供标为“增加(Increase)”的第一控制信号和标为 “减小(Decrease)”的第二控制信号。电压调节电路30的输出向电 压调节器22的控制输入提供V_operating信号。