[发明专利]用于SAR ADC的高速并行处理数字路径

说明书

技术领域

本发明通常涉及模数转换器(ADC)，并且更具体地涉及 逐次逼近(SAR)ADC。

背景技术

在传统的SAR ADC中，开关电容器DAC耦合到比较器， 该比较器具有耦合到逐次逼近寄存器的输出，该逐次逼近寄存器控制 耦合到开关电容器DAC的不相重叠的开关驱动器。提供模拟输入采 样保持，其可以是开关电容器DAC本身，并由控制器(例如状态机) 控制整个SAR ADC。

在操作中，将电容器DAC的输出被切换到地，并且电容 器全部同时连接到模拟输入采样保持电路中的模拟输入电压并对其 充电。然后，去除该接地，并且从最高有效位(MSB)开始每次一个 地将每个电容器耦合到参考电压。典型地，复制表示最低有效位(LSB) 的电容值使得MSB的电容值等于其余所有电容值的总和。因此，当 开关驱动器将与MSB相关的电容连接到参考电压时，如果模拟输入 电压小于参考电压Vref的一半，则比较器将状态反转，而如果其大 于Vref的一半的话，则不反转状态。如果比较器反转了状态，则使 与MSB相关的不相重叠的开关驱动器复位。在任何情况下，比较器 输出将保持或者恢复到其初始状态。

然后置位该不相重叠的开关驱动器，并且在转换器的输出 没有改变的情况下保持置位，或者在比较器的输出改变的情况下复 位，再一次，在此之后比较器将再次保持或者恢复到其初始状态。重 复这一序列直到测试LSB，在此之后SAR中的控制不相重叠的开关 驱动器的锁存器将含有在模拟输入采样保持中保持的模拟输入信号 的数字值。在启动各个开关驱动器之前设置SAR中的每个锁存器， 并且如果比较器输出改变了状态，则在开关驱动器自身被复位之前每 个锁存器必须被复位。另外，逐次逼近寄存器的输出可以通过测温编 码器(thermometric encoder)以在输出数据在被施加到开关电容器 DAC之前改进其差动非线性(DNL)。例如，典型的5到31段的测 温编码器与0.35微米工艺的SAR寄存器一起可能会引入约3纳秒的 延迟。

从上面的操作可以看出，SAR ADC中的数字路径通常受 限于通过开关电容器DAC、比较器、逐次逼近寄存器和测温编码器引 入的延迟的总和。这种延迟可能是相当大的，尤其是当对于每个多位 转换中的每个逐次的位以不相重叠的方式重复序列时。在串行的SAR ADC的数字路径中的任何这种延迟都可能显著地影响数据吞吐率。

附图说明

示例实施例通过举例的方式而示出并且不受附图的限制， 在附图中相似的附图标记表示类似的元件，并且在附图中：

图1是根据本发明一个实施例的包括并行数字处理数据路 径的SAR ADC的示意图。

图2是示例时序图，其示出了当使用传统的SAR ADC和 例如图1所示的本发明的SAR ADC时，数据从比较器传回到开关电 容器DAC所需的关键路径时序上的差异。

图3是根据本发明另一实施例的包括并行数字处理数据路 径的SAR ADC的示意图。

图4是示例时序图，其示出了当使用传统的SAR ADC和 例如图3所示的本发明的SAR ADC时数据从比较器传播回到开关电 容器DAC所需的关键路径时序上的差异。

图5是根据本发明另一实施例的包括并行数字处理数据 路径的SAR ADC的示意图。

根据附图和随后的详细描述将清楚明白本实施例的其它 特征。

具体实施方式

公开了使用具有并行数字路径的模数转换器将模拟值转 换为数字等效值的设备。在下面的描述中，出于说明目的，阐述了许 多的具体细节以便提供各种实施例的彻底的了解。然而，本领域技术 人员将明白，可以在没有这些具体细节的情况下实现各种实施例。

在整篇文献中可互换使用术语ADC和SAR ADC。在二 进制编码的开关电容器DAC中，电容器值为二进制序列形式。然而， 本发明还可应用到减少的基数和混合基数的DAC。因此，在随后的描 述中，如在本领域中公知的，除非上下文另行声明，否则所提及的位 指的是ADC的内部的位，其可能具有或者可能不具有二进制加权。