[发明专利]扩散集成电阻器有效

专利信息
申请号: 200880023452.4 申请日: 2008-07-04
公开(公告)号: CN101730937A 公开(公告)日: 2010-06-09
发明(设计)人: 瑟吉·庞塔罗洛;多米尼克·伯杰 申请(专利权)人: 意法半导体有限公司
主分类号: H01L27/06 分类号: H01L27/06;H01L29/8605
代理公司: 北京安信方达知识产权代理有限公司 11262 代理人: 张春媛;阎娬斌
地址: 法国*** 国省代码: 法国;FR
权利要求书: 查看更多 说明书: 查看更多
摘要:
搜索关键词: 扩散 集成 电阻器
【说明书】:

技术领域

发明涉及一种半导体结构,尤其涉及包括扩散集成电阻器的结构和这种结 构在放大电路中的应用。

背景技术

图1示例了电子放大电路1,通常称为“电流检测放大器”,它能够测量流过 线路中的电流。放大电路1包括两个输入2和3和一个输出O。第一输入2与电 阻器R1的第一接线端相连接。电阻器R1的第二接线端与运算放大器(OA)4的 正极输入相连接。第二输入3与电阻器R2的第一接线端相连接。电阻器R2的第 二接线端与运算放大器4的负极接线端相连接。运算放大器4的正极输入还与 NPN晶体管5的集电极相连接,NPN晶体管5的基极与运算放大器4的输出相 连接。晶体管5的发射极与放大增益为K的元件7相连接,元件7的第二接线端 经由电阻器RL接地,并经由具有高输入阻抗(B)的放大器9与放大电路1的输 出O相连接。在输入接线端2和3之间获得的放大电路1的差分输入电压称为 VRS,从输出O得到的放大电路的输出电压称为VO。输入接线端2和3相对于接 地的平均电压称为共模电压VCM。电阻器RS安装在放大电路1的外部,位于输入 接线端2和3之间。电阻器RS安装在线路(未示出)上,希望测量它的电流。

在已知方式中,在电阻器R1和R2相等的情况下,图1中示例的放大电路1 的增益G等于:

G=VOVRS=KRLR1]]>

由于设定了放电电路1的增益,因此电阻R1、R2和RL的值和这些电阻之间 的比值必须非常精确。

在这里考虑了电阻器R1、R2和RL是扩散集成电阻器的情况。这种电阻器具 有的优势是能用低成本形成和具有相对精确的值。

图2示例了扩散电阻器的常规实施例。在轻掺杂P型半导体衬底21上形成 轻掺杂N型半导体层23。在层23中,N型阱25通过向下延伸到衬底21的且与 参考电压例如地相连接的P型墙(wall)27分隔,以使阱25与在半导体层23中 和上面形成的其它组件隔离开。其中形成电阻器的阱25的一部分29,通过在层 23和衬底21之间的边界处的重掺杂N型掩埋层31垂直分隔,并通过连接掩埋 区域31的重掺杂N型墙33水平分隔。在阱25、29的上面部分中,P型掺杂区 35形成电阻器。该区域35例如是直线区域,它具有设定希望电阻值的长宽比。 两个连接接线端37和39设置在区域35的两个位置。

在该电阻器用作为图1的放大电路的电阻器R1的情况下,接线端37与放大 电路1的输入2相连接,接线端39与电路1的内部元件相连接。

有两种常规方式的偏置阱25、29。第一种包括使阱25、29偏置到电压V1(如 图2所示),第二种包括使阱25、29浮置。

在第一种情况下,电压V1施加于墙33上并因此施加于掩埋区域31上,这均 匀地偏置阱25、29。电压V1必须大于施加于电阻器的最大电压以避免使P型区 域35和N型阱25、29之间的PN结正向偏置。

下载完整专利技术内容需要扣除积分,VIP会员可以免费下载。

该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于意法半导体有限公司,未经意法半导体有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服

本文链接:http://www.vipzhuanli.com/pat/books/200880023452.4/2.html,转载请声明来源钻瓜专利网。

×

专利文献下载

说明:

1、专利原文基于中国国家知识产权局专利说明书;

2、支持发明专利 、实用新型专利、外观设计专利(升级中);

3、专利数据每周两次同步更新,支持Adobe PDF格式;

4、内容包括专利技术的结构示意图流程工艺图技术构造图

5、已全新升级为极速版,下载速度显著提升!欢迎使用!

请您登陆后,进行下载,点击【登陆】 【注册】

关于我们 寻求报道 投稿须知 广告合作 版权声明 网站地图 友情链接 企业标识 联系我们

钻瓜专利网在线咨询

周一至周五 9:00-18:00

咨询在线客服咨询在线客服
tel code back_top