[发明专利]具有双重功能的多级单元存取缓冲器

说明书

技术领域

本发明涉及MLC(多级单元)存储器，并且涉及用于存取这样 的MLC存储器的缓冲器。

背景技术

例如NAND闪速装置的闪速存储器已经成为一种重要的促成 技术，用于消费者应用和移动存储应用，诸如闪速卡、数字音频和视频播 放器、蜂窝电话、USB闪速驱动器和用于替换HDD的固态盘。密度需求 一直在增加并且例如NAND闪速提供具有低成本的高密度。由于该原因， 多级闪速存储器已经引起了大量关注。在多级存储器中，并不是在两级 (level)之间进行选择来在每个单元中保存一个双态的信息元(1位)，而 是采用附加级来允许对于每个单元在具有多于2个状态的信息元之间进行 选择。例如，可以使用4级来表示4个状态的信息元，并且一个四状态的 信息元可以包含2位。如果4级的数据可以被保存在一个存储器单元而不 是两个中，则在不需要增加管芯尺寸的情况下可以使该存储器单元密度加 倍。

2级闪速存储器单元保存两个逻辑状态中的一个：数据“1” 和数据“0”，并且每个存储器单元的内容对应于1位。传统的2级闪速存 储器单元可具有对应于数据“1”和数据“0”的两个阈值电压中的一个。 NAND闪速中的单级单元(SLC)的阈值电压分布在图1中示出。所示为 第一单元状态的分布50和第二单元状态的分布52。在该示例中，单元状 态被分别分配给数据“1”和数据“0”(或反之)。“1”状态表示单元打开 并且电流可以流过。另一方面，“0”表示单元关断并且电流不可流过。仅 使用所保存的数据的1位和两个状态，当在操作期间管理电荷时，SLC NAND闪速的控制逻辑能够保存能量。

4级闪速存储器单元保存4个逻辑状态中的一个，并且每个 存储器单元的内容对应于2位。4级闪速存储器单元可具有对应于数据“11” 数据“10”、数据“00”和数据“01”的4个阈值电压中的一个。NAND 闪速中的4级MLC的阈值电压分布在图2中示出。所示为4个单元状态 的分布60、62、64、66。在此示例中，单元状态被分别分配给数据“11”、 数据“10”、数据“00”和数据“01”。这采用由Ken Takeuchi提出的、如 在美国专利NO.6885583中所描述的2位的行向分配(the row direction assignment)，其通过引用全部包含于此。2位表示较上页面位和较下页面 位。因此：

分配为数据“11”的单元具有等于1的较上页面和等于1的 较下页面；

分配为数据“10”的单元具有等于1的较上页面和等于0的 较下页面；

分配为数据“00”的单元具有等于0的较上页面和等于0的 较下页面；

分配为数据“01”的单元具有等于0的较上页面和等于1的 较下页面；

发明内容

根据一个主要方面，本发明提供一种用于写到非易失性存储 器的存取缓冲器，该存取缓冲器包括：用于接收具有将被写到该存储器的 输入位的单端输入信号的单端输入端；用于锁存该输入位的第一锁存器， 该第一锁存器具有用于接收包括该输入位的双端输入信号的双端输入端； 用于锁存从该非易失性存储器中的存储器位置的较下页面读取的值的第 二锁存器；和用于产生该单端输入信号的补码的补码信号产生器，该双端 输入信号包括该单端输入信号和该单端输入信号的补码。

在一些实施例中，该存取缓冲器具有第一操作模式和第二操 作模式，在该第一操作模式中该补码信号产生器产生该单端输入信号的补 码，在该第二操作模式中该第二锁存器用作锁存器；其中当该存取缓冲器 接收该输入位并将该输入位锁存到该第一锁存器中时该存取缓冲器在第 一操作模式中操作，并且在多级单元编程期间该存取缓冲器在第二操作模 式中操作。

在一些实施例中，该存取缓冲器还包括形成该第二锁存器和 该补码信号产生器二者的部分的驱动反相器，该第二锁存器还包括反馈数 据保持器，该驱动反相器和该反馈数据保持器以锁存器配置连接。

在一些实施例中，该反馈数据保持器包括PMOS晶体管，且 该驱动反相器具有连接到该晶体管的漏极的输入端，该晶体管具有连接到 该驱动反相器的输出端的栅极，其中当该存取缓冲器在该第一操作模式中 操作时，该晶体管将数据保持为高使得避免与该驱动反相器的干扰。

在一些实施例中，该存取缓冲器还包括用于预充电该驱动反 相器的输入端的预充电PMOS晶体管。