[发明专利]曝光方法和电子器件制造方法

说明书

相关申请的交叉引用

本申请要求2007年5月29日递交的美国临时专利申请No.60/924711的权益和2008年2月27日递交的美国非临时专利申请No.12/071913的权益。

技术领域

根据本发明的实施例涉及一种曝光方法和一种电子器件制造方法。更具体地，根据本发明的实施例涉及在制造例如半导体器件、成像器件、液晶显示器件和薄膜磁头等电子器件的光刻工艺中使用的曝光方法。

背景技术

在制造例如半导体器件等电子器件的过程中，在覆有光敏材料的晶片(或玻璃板等基片)上形成多层电路图案。曝光装置需要对准上面形成有转印图案的掩模和上面已经形成电路图案的晶片。所述曝光装置包括为上述对准目的的对准部件，该对准部件可以是例如成像型对准部件。

基于成像装置的对准部件使用宽波长频带且由例如卤素灯等光源发出的光来照明晶片上形成的位置检测标记(晶片对准标记)。所述对准部件然后通过成像光学系统在成像装置上形成上述晶片对准标记的放大影像，并对得到的成像信号执行影像处理以检测晶片标记的位置。

在单个晶片上限定多个单元曝光域，使它们排列成矩阵形式。在每个单元曝光域中，通过单个曝光操作(例如一次性(one-shot)曝光操作或扫描曝光操作)形成对应于功能元件——例如大规模集成(LSI)电路——的电路图案等等。更具体地，所述曝光装置在相对于投影光学系统步进移动晶片的同时对单个单元曝光域多次重复进行曝光操作。结果一个或多个对准标记和一个或多个大规模集成电路图案一起被转印到每个单元曝光域中。

传统的位置检测装置包括单个位置检测机构(例如对准显微镜)或者X位置检测机构和Y位置检测机构。在包括蚀刻步骤和成膜步骤的晶片处理期间，上面曝光了图案的晶片在面内方向可能发生变形。更具体地，由于晶片处理等等，晶片相比原来形状可能整体地或局部地拉伸或收缩。

为了应付这种上面曝光了图案的晶片的变形，提出了增强型全面对准(EGA)来校正关系到单元曝光域排列情况的晶片面内变形。为了应付每个单元曝光域的线性变形，或更具体地，为了应付通过线性函数表示的每个单元曝光域的拉伸、收缩和旋转(所述线性函数使用表示每个单元曝光域的面内位置的直角坐标或者X、Y坐标)，提出了校正投影光学系统的放大率的放大率校正法和旋转掩模的掩模旋转法。

在传统技术中，使用了不同于电路图案的专用标记作为用于对准的位置检测标记(也称为晶片对准标记)。为了在晶片上形成所述专用标记，该专用标记和电路图案一起被转印到单元曝光域上。在每个单元曝光域的外围部分(沿着每个单元曝光域的轮廓边界延伸的内部部分)中也形成晶片对准标记，使得大规模集成电路的设计自由度实际上不受对准标记的影响。在单个单元曝光域中形成多个大规模集成电路图案的情况下，除了每个单元曝光域的外围部分以外，或是取代每个单元曝光域的外围部分，在单个单元曝光域中可以在两个相邻大规模集成电路图案之间、在被称作“街道线”(street line)的区域中形成对准标记。

发明内容

近年来，大规模集成电路图案被进一步地微型化。结果需要以更高的精度在基片上相互叠加多个图案。因此，未来的曝光设备不得不应付在传统技术中未曾考虑过的在单元曝光域中产生的非线性变形。“非线性变形”指的是不能用使用X坐标和Y坐标的线性函数表示的高次变形。

为了测量单元曝光域中的非线性变形，例如必须检测在单元曝光域中离散地形成的许多标记的位置。

在每个单元曝光域中大规模集成电路图案的数量取决于所述大规模集成电路的类型，但至多为12。例如，当总共12个大规模集成电路图案被排列成X方向的3行和Y方向的4行时，在传统技术中，在X方向的4个离散位置和Y方向的5个离散位置形成位置检测标记。在这种情况下，位置检测标记分布得过于粗疏。因此高精确度地测量在单元曝光域中产生的变形，特别是大规模集成电路图案中产生的变形就很困难。

根据本发明的实施例的目的在于提供一种曝光方法，使得能够快速且精确地测量单元曝光域中产生的非线性变形，以及在基片上高精确度地叠加图案。