[发明专利]包括非易失性存储器阵列的电子器件和使用该器件的方法

说明书

技术领域

本公开涉及电子器件和方法，并且更确切地说，涉及包括非 易失性存储器阵列的电子器件和使用该器件的方法。

背景技术

非易失性存储器(“NVM”)阵列用于电子器件。通过使 电荷隧穿电荷储存区(例如，浮栅、非连续储存元件等)的电介质层 (“隧道氧化物”)来执行NVM阵列的擦除。隧穿电荷可以使电荷俘 获位置(site)在隧道氧化物内形成。电荷俘获位置增大，并且最终可 能使隧道氧化物的绝缘性质降低到电荷储存区再也无法存储电荷的 点。因此，通过减少在NVM阵列上执行的擦除脉冲的累积数目，可以 延长NVM阵列的寿命。

可以设计NVM阵列使得以存储器单元为基础来在存储器 单元上完成擦除。然而，擦除是比编程或读取NVM阵列慢很多的过程。 因此，对于大多数应用，通过以块(“扇区”)而不是一次一个存储 器单元来擦除NVM阵列，可以改善整体性能和区域。在一个示例中， 在NVM阵列的扇区上执行擦除序列包括，相对于0V的体电压(bulk voltage)，将大于12V的电压施加到扇区的各个存储器单元的控制栅线。 在擦除序列期间，同时擦除NVM阵列的扇区的所有存储器单元。然后， 独立地检查该扇区的存储器单元，以验证完成了每个存储器单元的擦 除。如果没有完全擦除该扇区的任何存储器单元，则进一步擦除该扇 区的所有存储器单元，包括先前被验证为已擦除的任何存储器单元。 当所有存储器单元都被验证为已经完成擦除时，该擦除序列结束。在 这样的情况下，在扇区中的所有存储器单元接收相等数目的擦除脉冲。

然而，用以完全擦除存储器单元的擦除脉冲的数目可能在扇 区内变化。因此，在扇区内可能存在第一擦除的存储器单元，该存储 器单元实际上是第一个成为已擦除的存储器单元；以及最后擦除的存 储器单元，该存储器单元实际上是最后一个变成已擦除的存储器单元。 在该示例中，最后擦除的存储器单元可能需要比第一擦除的存储器单 元更多脉冲来进行擦除。因此，第一擦除的存储器单元在验证为已经 完成擦除之后可能遭受额外的擦除脉冲。额外的擦除脉冲缩短了第一 擦除存储器单元的潜在寿命。

在擦除扇区之后，该扇区的存储器单元具有阈值电压 (“V_th”)值的统计分布。随着在扇区内的单元数目的增加，在第一 擦除和最后擦除的存储器单元之间的差值(delta)Vth可能增加降低该 器件的写/擦除耐久能力。差值V_th的大小很大程度上受一次擦除的存储 器单元的数目的控制。因此，差值V_th的控制能够限制扇区的大小以及 NVM阵列的擦除性能。

附图说明

通过参考附图，可以更好地理解本公开，并且使本公开的很 多特征和优点对于本领域的技术人员显而易见。通过示例而非限定方 式，在附图中图示了本公开的主题。

图1包括电子器件的NVM阵列的框图的图示。

图2包括图1的框图的一部分的框图的图示，包括来自NVM 阵列的第一扇区的两个存储器单元集合以及来自NVM阵列的第二扇区 的两个存储器单元集合。

图3包括来自图2的框图的四个存储器单元集合的每一个的 特定存储器单元的电路图的图示。

图4包括NVM阵列的擦除过程的流程图的图示。

图5包括根据可选实施例的NVM阵列的擦除过程的流程图 的图示。

本领域的技术人员意识到，在附图中的元件是出于简明和清 楚目的来图示的，并且不必按比例绘制。例如，附图中的一些元件的 尺寸可能相对于其它元件被放大，以帮助促进对本发明实施例的理解。 不同附图中相同的附图标记的使用指示类似或相同的项。

具体实施方式

一种电子器件能够包括：NVM阵列，该NVM阵列具有第一 存储器单元和第二存储器单元。第一存储器单元能够包括第一源极， 并且第二存储器单元能够包括第二源极。第一存储器单元和第二存储 器单元能够位于存储器阵列的同一扇区内。在一个实施例中，擦除该 电子器件能够包括，在抑制第二存储器单元的擦除的同时，擦除该第 一存储器单元。第三存储器单元能够具有第三源极，并且位于另一个 扇区内。在另一个实施例中，抑制第一存储器单元的擦除能够包括将 第一源极和第三源极置于同一电势。在特定实施例中，第一存储器单 元的第一源极能够与第一存储器单元的第二源极电绝缘。