[发明专利]用以减小像素阵列中的接地电阻的方法、设备和系统

说明书

优先权主张

本申请案主张2007年3月6日申请的标题为“用以减少像素阵列中的接地电阻的 方法、设备和系统(METHOD，APPARATUS，AND SYSTEM TO REDUCE GROUND RESISTANCE IN A PIXEL ARRAY)”的第11/714,561号美国专利申请案的申请日期的权 益。

技术领域

在各种实施例中，本发明大体上涉及图像传感器装置，且更具体地说，涉及包括以 可操作方式与之耦合的接地触点的像素阵列。

背景技术

图像传感器装置是具有将光学图像转换成电信号的能力的半导体装置。图像传感器 装置用于多种成像应用中，包含医疗产品、导航装备以及例如数码相机和蜂窝式电话等 消费型产品。

许多系统包含图像传感器装置以感测和捕捉可以电子方式转换为图像的数字表示 的光学图像。图像传感器装置包含制造于(例如)互补金属氧化物半导体(CMOS)衬 底上的例如光电二极管或光电晶体管等光敏装置的阵列。每一光敏装置以其可产生与照 在光敏装置上的光的强度成比例的电荷的方式对光敏感。由图像传感器装置捕捉到的总 体图像包含以阵列布置的许多像素，使得每一像素检测所述像素的位置处的光强度。

根据常规CMOS工艺制造的图像传感器装置被称为CMOS成像器，且可经配置以 包含有源像素传感器(APS)。有源像素传感器(APS)包含含有像素阵列的集成电路， 每一像素含有光电检测器(例如，光电二极管或其它类似装置)以及用于复位和门控光 电检测器上所存储的电荷的其它晶体管。在常规CMOS成像器中，像素阵列中的每一像 素单元操作以将光强度转换为电荷，累积与光强度成比例的电荷，且将累积的电荷转移 到放大器。在许多CMOS成像器中，可在获取图像之前或之后，使像素复位到特定参考 电压电平。

在各种配置中，常规图像传感器装置可包括形成于连结到正电压的n-型半导体衬底 上的p-区中的像素阵列，或者可包括位于连结到正电压且形成于p-型衬底上的n-外延或 n-型植入层上的p-区。上文提到的配置的一个目的是提供势垒区以减少像素阵列中的邻 近像素之间的暗电流和串扰。利用n-型衬底或具有n-外延或n-型植入层的p-型衬底的不 利副作用在于，像素阵列缺乏衬底来充当接地导体，且因此像素阵列内的仅有接地导体 是表面p-型区，其具有位于像素阵列的外边缘上的接地带。因此，这些常规设计经历接 地平面上从像素阵列的边缘到像素阵列的中心的较大电阻下降。尽管这些常规设计已在 其减小像素阵列中的邻近像素之间的暗电流和串扰的既定功能方面获得成功，但这些常 规设计已增加了像素阵列的接地电阻。

图1(a)和图1(b)说明利用n-衬底或者形成于p-型衬底上的n-外延或植入n-型 层的常规图像像素阵列的横截面上的输出响应。由于由像素阵列上缺乏足够的接地连接 引起的增加的接地电阻，阵列中心处的像素与位于阵列边缘处的像素相比可能显示较低 的响应。因此，像素阵列上的输出响应可能在阵列的中心经历下沉(dip)104(图像中 的暗点)，如图1(a)所示。或者，阵列中心处的像素与位于阵列边缘附近的像素相比 可能显示较高的响应，且因此像素阵列上的输出响应可能在阵列中心经历峰值102(图 像中的亮点)，如图1(b)所示。

存在对用以改进图像传感器装置的质量的方法、设备和系统的需要。具体地说，存 在对通过维持像素阵列的邻近像素的电和光隔离，同时在像素阵列上提供足够的接地连 接且减小像素阵列的接地电阻来改进像素阵列的布局的需要。

发明内容

在各种实施例中，本发明包括用于图像传感器装置的方法、设备和系统，所述图像 传感器装置包含像素阵列和由至少两个像素共享以减少像素阵列上的接地电阻的接地 触点。

本发明的实施例包含图像传感器装置，其包括衬底以及图像像素阵列。所述阵列的 每一图像像素经配置以用于感测入射在所述图像像素上的光，且包括位于p-型区内的光 敏区域，用于在所述区域内累积光生电荷。所述图像传感器装置进一步包括多个接地触 点，其以可操作方式耦合到p-型区，至少一些接地触点在所述阵列的至少两个图像像素 之间共享。在一个实施例中，n-型层或区可驻留在衬底与p-型区之间。