[发明专利]半导体存储装置

说明书

技术领域

本发明涉及一种半导体存储装置。具体地，本发明涉及一种包括例如 NAND闪速存储器的半导体存储装置。

背景技术

NAND闪速存储器是一种即使在停止供电时仍可保持信息的非易失性 存储器。由于具有比其他类型的非易失性存储器更好的每位成本，NAND 闪速存储器广泛流行。然而，随着日益增加的容量和更高的集成度，在写 入的数据中的老化劣化和读取干扰的影响在NAND闪速存储器中已变成 现实。所保持的数据变得衰退和所存储的数据不适当地再现的风险日益增 加。读取干扰是指伴随读取处理的数据毁坏。

老化劣化是这样的现象，其中累积电荷的浮动栅极随着时间推移而逐 渐失去电荷，从而引起数据错误。读取干扰是这样的现象，在该现象中， 由于在与从其中读出数据的存储器单元邻近的存储器单元的浮动栅极中累 积少量电荷，因此在所存储的数据中发生错误。

通过使用错误校正码恢复的正确数据，可以解决关于老化劣化和读取 干扰的问题，其中该错误校正码校正已发生的数据错误。然而，由于NAND 闪速存储器中的数据仍然不正确，因此当随着老化劣化和读取错误进一步 进行而发生超过该错误校正码的校正能力的错误时，不能恢复正确数据。

可通过这样的刷新操作来防止存储在NAND闪速存储器中的数据的 完全毁坏且可延长数据保持周期，在该刷新操作中，在读出所存储的数据 且执行错误校正之后执行将数据重写入NAND闪速存储器中。

作为一种通过上述刷新操作来为存储在NAND闪速存储器中的数据 延长数据保持周期的方法，例如，可以考虑这样的方法，其中对从NAND 闪速存储器等中读出数据的次数进行计数。然后，当读出的次数达到指定 数目时，执行刷新操作。或者，可以考虑这样的方法，其中当错误计数(错 误的数目)增加时执行刷新操作(例如，参考专利文件1)。

然而，在NAND闪速存储器中，在其中重写的数目越小，存储器单元 中的数据中发生错误的可能性越小。数据中的错误不会随着特定的、固定 量的时间的流逝而均匀地增加。类似地，在NAND闪速存储器中，数据中 的错误不会在多于指定次数读出数据时总是增加。因此，当基于读出数据 的次数而不是基于对实际数据毁坏状态的反映来均匀地执行刷新操作时， 虽然数据毁坏变得不太可能发生，但仍不必要地执行该刷新操作。

此外，由于NAND闪速存储器是重写数目有限的装置，因此通过不必 要地执行刷新操作，NAND闪速存储器的寿命缩短。

另一方面，当通过监控数据毁坏状态来执行刷新操作时，例如，为监 控数据毁坏状态而执行的存储器单元读出操作本身需要执行错误校正处 理。因此，所执行的计算的数量和功率消耗增加。

[专利文件1]日本专利申请公开第2004-326867

本发明提供一种可有效地执行刷新操作的半导体存储装置。

发明内容

一种半导体存储装置，其包括：

非易失性半导体存储器，其按块(block)来存储数据，所述块为数据 擦除的单位；以及

控制单元，其监控存储在选自所述块的受监控块中的数据的错误计数， 并且刷新在其中所述错误计数等于或大于阈值的受监控块中的数据。

附图说明

图1是根据本发明的第一实施例的半导体存储装置的总体配置的框 图；

图2是解释根据第一实施例的半导体存储装置中的第一管理表的配置 的图；

图3是在根据第一实施例的半导体存储装置中所执行的受监控块选择 处理的流程图；

图4是用于在根据第一实施例的半导体存储装置中将受监控块登记到 第一管理表的受监控块登记处理的流程图；

图5是用于在根据第一实施例的半导体存储装置中将块登记到第一管 理表的登记处理的流程图；

图6是在根据第一实施例的半导体存储装置中对登记到第一管理表的 块执行的错误计数监控处理的流程图；

图7是用于在根据第一实施例的半导体存储装置中从第一管理表删除 已对其执行了刷新操作的块的删除处理的流程图；

图8是解释根据第一实施例的半导体存储装置中的第二管理表的配置 的图；

图9是在根据第一实施例的半导体存储装置中所执行的受监控块选择 处理的流程图；

图10是解释根据第一实施例的半导体存储装置中的第三管理表的配 置的图；