[实用新型]一种多芯片3D堆叠封装结构

说明书

技术领域

本实用新型涉及一种集成电路封装结构，特别涉及一种双列直插式封装的多芯片3D堆叠集成电路封装结构，可以用来封装多个半导体芯片。

背景技术

以往系统中的视频处理芯片和组成系统必须的flash和DRAM芯片都是单独封装成独立IC，封装完成后由生产厂商上板组成系统。这种系统结构在线路板设计上浪费空间，并在信号传输中存在信号延迟等问题，成本上也比较高。而采用Flash和DRAM多芯片堆叠封装的一般为高端的BGA或者QFP，这两种封装在线路板设计时必须使用双面板，整机系统成本较高。

实用新型内容

本实用新型所要解决的技术问题是提供一种多芯片3D堆叠封装结构，以解决目前多芯片封装结构空间较大、信号传输性能不佳以及封装制造成本高昂的技术问题。

为了实现上述目的，本实用新型的技术方案如下：

一种多芯片3D堆叠封装结构，包括一个主芯片和至少一个辅助芯片，所述主芯片和辅助芯片分别具有各自的电路面和与该电路面相对的背面；所述辅助芯片堆叠在所述主芯片上；在所述主芯片的电路面上设有主焊垫，所述辅助芯片的电路面上设有辅助焊垫，所述辅助焊垫通过金属线与所述主焊垫相连。

所述辅助芯片为两个以上，包括Flash芯片和DRAM芯片。所述Flash芯片为两个以上，依次堆叠后再堆叠在主芯片上。所述DRAM芯片为两个以上，依次堆叠后再堆叠在主芯片上。

所述金属线优选金线、银线或者铜线。

所述芯片之间的堆叠是通过绝缘胶将一芯片的背面固定到另一芯片的电路面上。

采用上述多芯片3D堆叠封装结构，将视频处理主芯片进行设计，使之可以在一个封装体内将FLASH和DRAM芯片全部通过内部导线连接，在双列直插式封装内完成三颗芯片的功能整合，芯片的高成度为客户缩小了线路板面积，缩减了生产厂商的生产成本，同时减少了信号的传输延迟，提高了系统的性能，同时系统板以及模块封装尺寸小，具有质量轻的优势。由于双列直插式封装的采用可以使线路板设计时采用单面板，大幅减低成本，从根本上解决双面板产品维修困难的问题，从而增强产品的竞争力。

附图说明

图1为本实用新型的三芯片3D堆叠封装结构的俯视示意图。

图2为本实用新型的三芯片3D堆叠封装剖面示意图。

图3为本实用新型的两芯片3D堆叠封装结构的俯视示意图。

图4为本实用新型的两芯片3D堆叠封装剖面示意图。

图5为本实用新型的四芯片3D堆叠封装结构的俯视示意图。

图6为本实用新型的四芯片3D堆叠封装剖面示意图。

具体实施方式

下面根据图1至图6，给出本实用新型的较佳实施例，并予以详细描述，使能更好地理解本实用新型的功能、特点。

图1显示的是本实用新型的三芯片3D堆叠封装结构的俯视示意图，主芯片200的电路面上的外围形成一圈焊垫201，焊垫201既可以是如图1所示的单排分布，也可以采用双排分布(图未示出)。辅助芯片300的上、下两侧分别设有一排焊垫301。辅助芯片400的外围设有多个焊垫401。主芯片200的焊垫201的排布与辅助芯片300的焊垫301以及辅助芯片400的焊垫401的排布是相互匹配的，以保证主芯片200与辅助芯片300、400之间的金属线500连接。在用于连接的焊垫的选择上，采用就近原则，以进一步节省所需金属线的量。在辅助芯片的排布上，也采用有利于就近原则的方式。如本实施例中的辅助芯片400就排布在主芯片200的右上角，辅助芯片400上的四个焊垫401则分别与相离最近的主芯片200的焊垫201连接。

主芯片200在布图设计时需考虑金属线500的排布问题，须将彼此需要连线的焊垫201、301、401按顺序依次排布，即主芯片与辅助芯片焊垫之间的金属连线不存在交叉现象。对于已经存在的芯片，如果不可以直接连接也可以通过RDL技术将已经存在的焊垫重新排布，以保证需相互连接的两者之间可以直接用金属线连接。将辅助芯片200、400的背面通过绝缘胶和主芯片200的正面固定。主芯片200和辅助芯片300，400的连接通过金属线500连接，实现信号联通。金属线最好采用金、银或铜等金属。