[发明专利]一种防止总线冲突的方法、电路及集成电路芯片

说明书

技术领域

本发明涉及一种复位电路，特别地，涉及一种防止总线冲突的方法、电路及集成电路芯片。

背景技术

在现有的具有数据总线的处理器中，在芯片上电时，由于电源电压的初始状态不稳定，容易造成电路元器件及电路节点的电压和逻辑状态不稳定。如果电器元件及电路节点的电压或逻辑状态发生改变，那么电路系统很可能产生错误，影响芯片上电后的正常运行。因此，一般是利用一个上电复位电路在上电初期产生一个复位信号，使电路系统的中央处理器(CPU，Center Process Unit)和系统中的其他部件都处于一个确定的初始化状态，并从这个状态开始工作。

复位通常包括同步复位和异步复位，同步复位是指时钟上升沿(或者下降沿)到来时复位信号才能起作用；而异步复位，不需要时钟信号来约束，只要复位信号到来就立即动作。目前，通常采用同步寄存器和全芯片异步复位来实现电路复位。

对于采用同步寄存器来实现电路复位，在芯片上电过程中，如果异步复位时外部时钟不能同步供给，而同步寄存器需要根据内部时钟来实现同步复位，所以内外部时钟的不同步就容易引起电路时序紊乱，造成同步寄存器的值不确定，使同步寄存器的输出处于亚稳态，从而导致同步寄存器控制的双向输入/输出焊垫(I/O PAD)的方向不能确定，使得I/O PAD处于输出状态(正常情况I/O PAD处于输入状态)，当外围电路对导线进行多源驱动时，造成总线冲突。

对于全芯片异步复位，即在对芯片内所有的寄存器都使用异步复位寄存器，这样就可以保证所有的寄存器在没有时钟时都能被复位，但是由于全芯片的寄存器非常多，会带来额外的面积消耗，所以需要付出很高的成本代价。

因此，需要本领域技术人员迫切解决的一个技术问题就是：如何能够在避免使用全芯片异步复位，避免增加芯片面积的条件下，防止由于集成电路芯片上I/O PAD的方向不确定造成的总线冲突。

发明内容

本发明所要解决的技术问题是提供一种防止总线冲突的方法、电路及集成电路芯片，实现在不使用全芯片异步复位，避免增加芯片面积的条件下，使得芯片的I/O PAD的方向确定，防止由于集成电路芯片上I/O PAD的方向不确定造成的总线冲突。

为了解决上述问题，本发明公开了一种防止总线冲突的方法，该方法包括以下步骤：

芯片上电，接收异步复位信号；

检测外部时钟信号是否到达，若外部时钟信号未到达，则通过连接芯片异步复位端的异步复位寄存器接收异步复位控制信号，控制芯片的双向输入/输出焊垫状态确定；

若外部时钟信号到达，芯片内部同步寄存器复位，并触发异步复位寄存器退出复位状态；芯片内部同步寄存器控制双向输入/输出焊垫状态确定。

优选的，所述触发异步复位寄存器退出复位状态的条件为预设的计数阈值。

进一步，通过以下方式进行计数阈值的预设：

获取芯片内部同步寄存器在内部时钟的驱动条件下完成复位所需的时间；

获取外部时钟信号的周期时间；

用所述芯片内部同步寄存器完成复位所需的时间除以所述外部时钟信号的周期时间，得到计数阈值。

优选的，采用以下方式获取所述计数阈值：

每出现一个外部时钟周期的上升沿，计数值按设定步长自动递增；

计数值达到计数阈值时，停止计数。

优选的，控制所述双向输入/输出焊垫状态为输入状态。

根据本发明的实施例，还公开了一种防止总线冲突的电路，包括芯片，及与所述芯片异步复位端相连的异步复位寄存器，所述芯片内置同步寄存器、异步复位信号接收单元、外部时钟信号检测单元、及双向输入/输出焊垫控制单元；

所述异步复位信号接受单元，在所述芯片上电时，用于接收异步复位信号；

所述外部时钟信号检测单元，用于检测外部时钟信号是否到达，若外部时钟信号未到达，触发所述异步复位寄存器；若外部时钟信号到达，触发所述同步寄存器；

所述异步复位寄存器，用于接受异步复位控制信号，触发双向输入/输出焊垫控制单元；

所述同步寄存器，用于复位完成后，控制芯片的双向输入/输出焊垫状态确定；

所述双向输入/输出焊垫控制单元，用于控制芯片的双向输入/输出焊垫状态确定。

优选的，所述电路还包括：

计数单元，用于在外部时钟到达时，获取芯片内部同步寄存器完成复位的时间，并在芯片内部同步寄存器完成复位后，触发异步复位寄存器退出复位状态。

进一步，所述计数单元进一步包括：