[发明专利]一种防止总线冲突的方法、电路及集成电路芯片

权利要求书

1、一种防止总线冲突的方法，其特征在于，包括以下步骤：

芯片上电，接收异步复位信号；

检测外部时钟信号是否到达，若外部时钟信号未到达，则通过连接芯片异步复位端的异步复位寄存器接收异步复位控制信号，控制芯片的双向输入/输出焊垫状态确定；

若外部时钟信号到达，芯片内部同步寄存器复位，并触发异步复位寄存器退出复位状态；芯片内部同步寄存器控制双向输入/输出焊垫状态确定。

2、根据权利要求1所述的方法，其特征在于，所述触发异步复位寄存器退出复位状态的条件为预设的计数阈值。

3、根据权利要求2所述的方法，其特征在于，通过以下方式进行计数阈值的预设：

获取芯片内部同步寄存器在内部时钟的驱动条件下完成复位所需的时间；

获取外部时钟信号的周期时间；

用所述芯片内部同步寄存器完成复位所需的时间除以所述外部时钟信号的周期时间，得到计数阈值。

4、根据权利要求2或3所述的方法，其特征在于，采用以下方式获取所述计数阈值：

每出现一个外部时钟周期的上升沿，计数值按设定步长自动递增；

计数值达到计数阈值时，停止计数。

5、根据权利要求2所述的方法，其特征在于，控制所述双向输入/输出焊垫状态为输入状态。

6、一种防止总线冲突的电路，其特征在于，包括芯片，及与所述芯片异步复位端相连的异步复位寄存器，所述芯片内置同步寄存器、异步复位信号接收单元、外部时钟信号检测单元、及双向输入/输出焊垫控制单元；

所述异步复位信号接受单元，在所述芯片上电时，用于接收异步复位信号；

所述外部时钟信号检测单元，用于检测外部时钟信号是否到达，若外部时钟信号未到达，触发所述异步复位寄存器；若外部时钟信号到达，触发所述同步寄存器；

所述异步复位寄存器，用于接受异步复位控制信号，触发双向输入/输出焊垫控制单元；

所述同步寄存器，用于复位完成后，控制芯片的双向输入/输出焊垫状态确定；

所述双向输入/输出焊垫控制单元，用于控制芯片的双向输入/输出焊垫状态确定。

7、根据权利要求6所述的电路，其特征在于，所述电路还包括：

计数单元，用于在外部时钟到达时，获取芯片内部同步寄存器完成复位的时间，并在芯片内部同步寄存器完成复位后，触发异步复位寄存器退出复位状态。

8、根据权利要求7所述的电路，其特征在于，所述计数单元进一步包括：

第一子模块，用于获取芯片内部同步寄存器在内部时钟的驱动条件下完成复位所需的时间；

第二子模块，用于获取外部时钟信号的周期时间；

第三子模块，用于计算相应芯片内部同步寄存器完成复位所需时间，所需外部时钟信号的周期数目，并将该周期数目作为计数阈值；每出现一个外部时钟周期的上升沿，计数值按设定步长自动递增；当计数值达到计数阈值时，停止计数，触发所述异步复位寄存器退出复位状态。

9、根据权利要求6所述的电路，其特征在于，控制所述双向输入/输出焊垫状态为输入状态。

10、一种防止总线冲突的集成电路芯片，其特征在于，所述芯片内置同步寄存器，芯片异步复位端连接异步复位寄存器，所述芯片包括：异步复位信号接收单元、外部时钟信号检测单元及双向输入/输出焊垫控制单元；

所述异步复位信号接受单元，在所述芯片上电时，用于接收异步复位信号；

所述外部时钟信号检测单元，用于检测外部时钟信号是否到达，若外部时钟信号未到达，触发所述异步复位寄存器；若外部时钟信号到达，触发所述同步寄存器；

所述异步复位寄存器，用于接受异步复位控制信号，触发双向输入/输出焊垫控制单元；

所述同步寄存器，用于复位完成后，控制芯片的双向输入/输出焊垫状态确定；

所述双向输入/输出焊垫控制单元，用于控制芯片的双向输入/输出焊垫状态确定。

11、根据权利要求10所述的芯片，其特征在于，所述芯片还包括：

计数单元，用于在外部时钟到达时，获取芯片内部同步寄存器完成复位的时间，并在芯片内部同步寄存器完成复位后，触发异步复位寄存器退出复位状态。