[发明专利]一种兼容多速率的数字中频实现装置及方法

权利要求书

1.一种兼容多速率的数字中频实现装置，由子模块组成，所述子模块包括：成型滤波模块和插值滤波模块，其特征在于：设置各子模块为最高速率，并向下兼容其他速率；各子模块均包括一输入输出控制模块；

所述成型滤波模块的输入输出控制模块，用于根据上层软件配置的基带信号带宽产生时序控制逻辑，并将所述时序控制逻辑作为初始输入有效信号，并向所述插值滤波模块输出输出有效信号；其中，

所述时序控制逻辑为初始的数据输入时序控制逻辑；

所述插值滤波模块的输入输出控制模块，用于读取所述成型滤波模块输出的所述输出有效信号作为本级输入有效信号，并向下一级输出输出有效信号；

其中，所述输入有效信号为持续1个时钟周期的高电平，所述高电平出现的频率与对应的基带信号的速率对应；

所述成型滤波模块在所述输入有效信号为高电平的那一个时钟周期读入基带信号。

2.如权利要求1所述的兼容多速率的数字中频实现装置，其特征在于：

所述子模块还包括速率匹配模块，所述速率匹配模块设置于最后一级，所述速率匹配模块用于对不同的速率进行不同倍数的插值滤波，输出速率一致的中频信号。

3.如权利要求1或2所述的兼容多速率的数字中频实现装置，其特征在于：所述子模块还包括削峰模块；所述削峰模块为所述插值滤波模块的下一级子模块。

4.如权利要求1或2所述的兼容多速率的数字中频实现装置，其特征在于：所述输出有效信号为所述子模块输入输出控制模块对其接收的所述输入有效信号或者输入有效信号的倍频信号移位寄存后得 到，具体为：通过把所述输入有效信号或者输入有效信号的倍频信号延时一定的周期后得到，所述延时的时间长度为本级子模块的处理完成基带信号处理所需要的时间。

5.一种兼容多速率的数字中频实现方法，各子模块将输入基带信号处理为中频信号，所述子模块包括：成型滤波模块和插值滤波模块，其特征在于：设置各子模块为最高速率，并向下兼容其他速率；所述成型滤波模块的输入输出控制模块根据上层软件配置的基带信号带宽产生时序控制逻辑，并将所述时序控制逻辑作为初始输入有效信号，并向所述插值滤波模块输出输出有效信号；其中，所述时序控制逻辑为初始的数据输入时序控制逻辑；

所述插值滤波模块的输入输出控制模块读取所述成型滤波模块输出的所述输出有效信号作为本级输入有效信号，并向下一级输出输出有效信号；

其中，所述输入有效信号为持续1个时钟周期的高电平，所述高电平出现的频率与对应的基带信号的速率对应；

所述成型滤波模块在所述输入有效信号为高电平的那一个时钟周期读入基带信号。

6.如权利要求5所述的兼容多速率的数字中频实现方法，其特征在于：

所述子模块还包括：速率匹配模块，所述速率匹配模块设置于最后一级，所述速率匹配模块对不同的速率进行不同倍数的插值滤波，输出速率一致的中频信号。

7.如权利要求5或6所述的兼容多速率的数字中频实现方法，其特征在于：所述子模块还包括削峰模块；所述削峰模块为所述插值滤波模块的下一级子模块。

8.如权利要求5或6所述的兼容多速率的数字中频实现方法，其特征 在于：所述输出有效信号为所述子模块输入输出控制模块对其接收的所述输入有效信号或者输入有效信号的倍频信号移位寄存后得到，具体为：通过把所述输入有效信号或者输入有效信号的倍频信号延时一定的周期后得到，所述延时的时间长度为本级子模块的处理完成基带信号处理所需要的时间。