[发明专利]解交织器、数据传输系统中的数据交织/解交织实现方法有效
申请号: | 200810241364.3 | 申请日: | 2008-12-19 |
公开(公告)号: | CN101453302A | 公开(公告)日: | 2009-06-10 |
发明(设计)人: | 张薇;何光华;李顺方;唐焰 | 申请(专利权)人: | 深圳国微技术有限公司 |
主分类号: | H04L1/00 | 分类号: | H04L1/00;H03M13/27;G11C8/12 |
代理公司: | 深圳市康弘知识产权代理有限公司 | 代理人: | 胡朝阳;孙洁敏 |
地址: | 518057广东省深圳市南山*** | 国省代码: | 广东;44 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | |||
搜索关键词: | 交织 数据传输 系统 中的 数据 实现 方法 | ||
技术领域
本发明涉及数字信号传输的技术,特别涉及一种移动多媒体广播(China Mobile Multimedia Broadcasting,CMMB)传输系统中采用分割大块RAM来对大容量数据进行交织/ 解交织的实现方法,以及一种解交织器。
背景技术
典型的数据传输系统包括发射机和接收机。由发射机对数据进行调制、编码并发射。调 制往往是将数字信号进行编码,并加入必要的辅助信息,例如:同步信号、导频信号等;编 码后的数字信号经过信道形成基带信号后,通过上变频被调制到相应的频带上进行发射。而 接收机接收信号之后,通过调谐器将高频信号转换到基带后经过数模转换器得到数字信号。
然而,信号在信道传输过程中产生错误是不可避免的。在实际信道中产生的错误往往是 突发错误或是突发错误与随机错误并存,如果首先把突发错误离散成随机错误,然后再去纠 正随机错误,那么系统的抗干扰性能就会进一步得到提高。因此,交织器/解交织器被引入并 用于数据传输系统中。交织器的作用是将比较长的突发错误或多个突发错误离散成随机错误, 即把错误离散化。
通常交织器按交织方式可分为交织深度固定的交织器(如分组交织器和卷积交织器)和 交织深度不断变化的随机交织器。其中,分组交织又称矩阵交织或块交织,编码后的码字序 列被按行填入一个大小为m×n的矩阵,矩阵填满以后再按列输出。同样,接收机的解交织器 将接收到的信号按列填入m×n的矩阵,填满后按行读出,然后送往解码器正常解码。这样, 信道中的连续突发错误被解交织器以m个比特为周期进行分隔、再送往解码器,如果这m个 错误比特处于信道编码的纠错能力范围内,则达到了消除错误突发的目的。
为了对抗信道中的冲击噪声干扰,以及配合信道编码,移动多媒体广播传输系统也对数 据进行了交织化处理,在发射端采用384×360的大容量块交织器,经过编码后的二进制序列 按照从上到下的顺序一次写入块交织器的每一行,直至填满后再从左至右按列依次输出;根 据发射机的交织参数设计,因此在接收机的解交织器设计为384行、360列的列入、行出的 解交织器,如下式:
其中Mb=384,Ib=360。
移动多媒体广播传输系统中信道编码和解码电路中的数据交织、解交织部分在技术上并 不复杂。交织器的设计主要是根据协议规定的数据块的大小进而确定一次性接收的数据量, 开辟一块足够大的存储空间的大容量RAM来容纳传输中数据量,按照某种特定的方式把数 据填入RAM并按特定的方式把数据从RAM读出。但是,如此设计的交织器需要占据很大的 芯片面积,使实现成本较高;另外,因为大容量数据写入、读出存储空间往往要耗费很多时 钟周期,这样会导致数据的吞吐量过小;且为了保证系统的正常工作,往往还需要在RAM 后面再设计一个数据缓存器,来保证系统数据的吞吐量。
发明内容
本发明提出一种移动多媒体广播传输中采用分割大块RAM来对大容量数据进行交织/解 交织的实现方法,以及一种解交织器,根据本发明的方法,对于要求设计大型数据的块分组 交织器/解交织器时,不但能够节省面积,有效地提高数据吞吐量,还能较好的兼顾数据传输 速度。
为解决本发明的技术问题,本发明公开一种数据传输系统中的数据交织/解交织实现方 法,包括:
将用于完成交织/解交织的单个SPRAM分成的多个存储块构成,每个存储块按预定的基 本存储单元进行存储空间的重新排列;
根据基本存储单元的排列方式确定数据写入至多个存储块构或从多个存储块构读出时的 地址排列方式,由写地址产生模块或读地址产生模块按地址排列方式分别产生写操作的写地 址或读操作的读地址,按时序要求对数据进行写操作或读操作实现数据交织/解交织。
优选的,所述交织方式为384×360×6,所述单个SPRAM的存储空间大小为408×360×6; 所述存储块的数量为3,且每个存储块的存储空间为8192,位宽为36。
优选的,所述的3个存储块具有相同的地址线;根据CS选择信号的不同来选中不同的 存储块,对3个不同的存储块进行相同地址的读操作或写操作。
优选的,所述基本存储单元的存储空间对应于所述单个SPRAM中的3行6列所能容纳 的数据量,且所述基本存储单元中每连续的2列分别属于所述3个的存储块。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于深圳国微技术有限公司,未经深圳国微技术有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/200810241364.3/2.html,转载请声明来源钻瓜专利网。