[发明专利]解交织器、数据传输系统中的数据交织/解交织实现方法有效
申请号: | 200810241364.3 | 申请日: | 2008-12-19 |
公开(公告)号: | CN101453302A | 公开(公告)日: | 2009-06-10 |
发明(设计)人: | 张薇;何光华;李顺方;唐焰 | 申请(专利权)人: | 深圳国微技术有限公司 |
主分类号: | H04L1/00 | 分类号: | H04L1/00;H03M13/27;G11C8/12 |
代理公司: | 深圳市康弘知识产权代理有限公司 | 代理人: | 胡朝阳;孙洁敏 |
地址: | 518057广东省深圳市南山*** | 国省代码: | 广东;44 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | |||
搜索关键词: | 交织 数据传输 系统 中的 数据 实现 方法 | ||
1.一种数据传输系统中的数据交织/解交织实现方法,其特征在于,包括:
将用于完成交织/解交织的单个SPRAM分成的存储容量一致的第一存储块、第二存储 块和第三存储块,对第一存储块、第二存储块和第三存储块按预定的基本存储单元进行存 储空间的重新排列,所述基本存储单元具有3行6列的存储字节,其包括第1~2列存储字 节的第一部分存储空间、第3~4列存储字节的第二部分存储空间和第5~6列存储字节的第 三部分存储空间,使列地址相同而行地址连续的每3个基本存储单元中,该3个基本存储 单元中的第一部分存储空间分别排列在第一存储块、第三存储块和第二存储块中,第二部 分存储空间分别排列在第二存储块、第一存储块和第三存储块中,第三部分存储空间分别 排列在第三存储块、第二存储块和第一存储块中;
根据基本存储单元的排列方式确定数据写入至第一存储块、第二存储块和第三存储块 或从第一存储块、第二存储块和第三存储块读出时的地址排列方式,由写地址产生模块或 读地址产生模块按地址排列方式分别产生写操作的写地址或读操作的读地址,按时序要求 对数据进行写操作或读操作实现数据交织/解交织。
2.根据权利要求1所述数据传输系统中的数据交织/解交织实现方法,其特征在于, 所述交织方式为384x360x6,所述单个SPRAM的存储空间大小为408x360x6;所述第一存 储块、第二存储块和第三存储块的存储空间均为8192,位宽为36。
3.根据权利要求2所述数据传输系统中的数据交织/解交织实现方法,其特征在于, 所述第一存储块、第二存储块和第三存储块具有相同的地址线;根据CS选择信号的不同 来选中不同的存储块,对第一存储块、第二存储块和第三存储块进行相同地址的读操作或 写操作。
4.根据权利要求1所述数据传输系统中的数据交织/解交织实现方法,其特征在于, 每个字节为6比特。
5.根据权利要求4所述数据传输系统中的数据交织/解交织实现方法,其特征在于, 进行写操作时一次性写入36比特的数据,对应的写地址为2个基本存储单元的第一列,但 其地址应位于2个不同的存储块之中。
6.根据权利要求5所述数据传输系统中的数据交织/解交织实现方法,其特征在于, 写地址所属的两个基本存储单元由CS选择信号选中,并且写入的数据位于同一个地址空 间内,以便写信号选中特定位的存储空间。
7.根据权利要求1所述数据传输系统中的数据交织/解交织实现方法,其特征在于, 由读写优先控制电路根据后端处理模块发出的busy信号决定是否对第一存储块、第二存储 块和第三存储块进行数据输入操作和数据输出操作。
8.根据权利要求1所述数据传输系统中的数据交织/解交织实现方法,其特征在于, 由输入控制电路和输出控制电路动态调整第一存储块、第二存储块和第三存储块的数据位 宽。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于深圳国微技术有限公司,未经深圳国微技术有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/200810241364.3/1.html,转载请声明来源钻瓜专利网。