[发明专利]调整间隙壁宽度的方法以及构造间隙壁的蚀刻方法

说明书

技术领域

本发明涉及集成电路加工制造技术领域，特别涉及一种调整间隙壁宽度 的方法以及构造间隙壁的蚀刻方法。

背景技术

用于构造氧化硅-氮化硅(ON)间隙壁(spacer)的蚀刻过程，其蚀刻 对象是由单晶硅基底和基底表面上的多晶硅结构组成的晶片，蚀刻过程包 括：

在所述晶片表面沉积一层氮化硅薄膜；然后在氮化硅薄膜上面再沉积一 层氧化硅薄膜；

对所述晶片表面进行垂直方向的针对氧化硅薄膜的定向蚀刻，直到间隙 壁的宽度达到所需要的宽度为止。

传统的ON间隙壁宽度由晶片表面沉积的氧化硅薄膜的厚度来控制，而 蚀刻工艺仅仅用于打开氧化硅薄膜并进行蚀刻过程。一旦蚀刻的工艺固定下 来，在薄膜沉积厚度不变的情况下，则间隙壁的轮廓以及宽度也将基本确定。 但是，工艺中的各种特征尺度的微小变动是不可避免的。随着元件的线宽接 近或低于65nm，需要越来越严格地抑制包括间隙壁宽度在内的所有因素的 变化尺度。

现有技术中，通常通过改变蚀刻工艺的时间的方式来改变间隙壁宽度， 从而使间隙壁宽度符合实际需要。但这同时会带来一系列副作用，例如多晶 硅结构的顶部会受到损失，并且该损失还会随着蚀刻工艺时间的增加而增 加。假设在给定的薄膜沉积条件下，沉积的薄膜厚度的变化范围在12nm到 13.3nm之间。图1至图3为电子显微镜下观察到的晶片蚀刻后的切面照片， 每张照片的底部为单晶硅基底，基底中间突起的部分为多晶硅结构，多晶硅 结构两侧颜色较深的部分为氧化硅薄膜蚀刻后形成的间隙壁。左下角为比例 尺，即该黑色矩形的长度在图中表示20nm。表1列出了图1至图3的各项 相关数据。

表1

可以看出，所得间隙壁厚度在6.5nm到7.4nm的范围内波动，而多晶硅 顶部损失的高度约为20nm甚至更大。

发明内容

有鉴于此，本发明实施例提出一种调整间隙壁宽度的方法以及一种构造 间隙壁的蚀刻方法，可以控制间隙壁的宽度，并且极大减小了晶片上多晶硅 结构顶部的损失。

本发明实施例方案提出一种调整间隙壁宽度的方法，所述间隙壁成分为氧 化硅，位于由单晶硅基底以及覆盖于单晶硅基底表面的多晶硅结构组成的晶片 上，其特征在于，在所述晶片表面沉积一定厚度的氧化硅薄膜之后，且在对晶 片进行用以构造间隙壁的定向蚀刻工艺之前，进行如下步骤：根据所要达到的 氧化硅薄膜厚度的预定值以及晶片表面的氧化硅薄膜厚度，得到需要削减的氧 化硅薄膜厚度值，并根据所述需要削减的氧化硅薄膜厚度值，得到反应时间T；

将所述晶片表面置于充满等离子体的反应腔中，且所述反应腔处于无偏压 环境中，进行各向同性的蚀刻的时长为所述反应时间T。

本发明实施例还提出一种构造间隙壁的蚀刻方法，其特征在于，该蚀 刻方法包括如下步骤：

根据所要构造的间隙壁的厚度值w1，计算得到所需的薄膜厚度值w2， 其中w2＞w1；

在由单晶硅基底以及覆盖于单晶硅基底表面的多晶硅结构组成的晶片 表面沉积一定厚度的氧化硅薄膜，所述氧化硅薄膜的厚度大于厚度值w2；

将所述晶片表面置于充满等离子体的反应腔中，且所述反应腔处于无偏 压环境中，进行各向同性蚀刻反应削减晶片表面的氧化硅薄膜厚度，使氧化 硅薄膜厚度达到w2的大小；

对所述晶片进行定向蚀刻，构造出厚度为w1的间隙壁。

从以上技术方案可以看出，在构造间隙壁的定向蚀刻之前，通过各向同 性的蚀刻过程将氧化硅薄膜调整到预定厚度，这样就可以在随后的定向蚀刻 工艺中得到所需厚度的间隙壁，并且极大减小了多晶硅结构顶部的损失。

附图说明

图1至图3为电子显微镜下观察到的采用现有蚀刻工艺得到的晶片切面 照片，每张照片的底部为单晶硅构成的基底，基底中间突起的部分为多晶硅 结构，多晶硅结构两侧颜色较深的部分为薄膜蚀刻后形成的间隙壁。

图4所示为本发明实施例的蚀刻工艺原理示意图。

图5为本发明实施例提出的蚀刻工艺的流程图。

图6至图8为电子显微镜下观察到的采用本发明实施例提出的蚀刻工艺 得到的晶片切面照片，每张照片的底部为单晶硅构成的基底，基底中间突起 的部分为多晶硅结构，多晶硅结构两侧颜色较深的部分为薄膜蚀刻后形成的 间隙壁。

具体实施方式