[发明专利]电镀方法

说明书

技术领域

本发明涉及半导体制造技术领域，特别涉及一种电镀方法。

背景技术

传统工艺中，通常应用电镀工艺形成器件与外部电路间的互连金属层 (如铜)。利用传统工艺执行电镀操作的步骤包括，步骤11：如图1所示， 确定电镀层厚度并提供基底10，所述基底10表面形成有晶种层20；步骤 12：如图2所示，在所述晶种层20上形成电镀层30。

为改善后续化学机械研磨(CMP)及晶片可接受性测试(WAT)和可靠 性测试的效果，通常，在形成电镀层30后，需执行退火操作。作为示例， 执行所述退火操作的工艺条件包括：退火温度为200摄氏度，退火持续时 间为90秒。

然而，实际生产发现，如图3、图4所示，经历上述退火操作后，在形 成的互连金属层(电镀层30)中，易存在孔洞(void)32，对于较厚(如， 厚度超过3微米)的互连金属层，尤其严重。如何减少所述孔洞的产生， 成为本领域技术人员致力解决的主要问题。

为减少所述孔洞的产生，业内已进行了诸多尝试，如2007年2月7日公 布的公开号为“CN1909206A”的中国专利申请中提供了一种半导体元件 中内连线结构的制造方法，通过在内连线结构中具有一或多个应力释放 层，以抵消导电材料所引起的应力并有助于防止或减少产生拉回孔洞。 以及，2008年1月30日公布的公开号为“CN101114607A”的中国专利申 请中提供了一种能避免铜双镶嵌结构在平坦化工艺时产生缺陷的方法， 通过在完成铜导线层沉积后，利用一等离子体对铜导线层进行表面前处 理，再进行退火工艺，使经退火工艺后的铜导线层应力倾向为压缩应力， 以避免通常铜导线层因自身的张应力导致在平坦化工艺可能产生的形态 缺陷。

但是，应用上述方法减少所述孔洞的产生时，均需要在原有工艺中附 加新技术，具体地，对于前者，需要摸索所述应力释放层的形成工艺， 以及，所述形成工艺与现行工艺的整合程度；而对于后者，需要摸索所 述表面前处理的具体操作，均需投入巨大的研发成本。

发明内容

本发明提供了一种电镀方法，可在形成的电镀层中具有较少的孔 洞。

本发明提供的一种电镀方法，包括：

确定电镀层厚度并提供基底，所述基底表面形成有晶种层；

在所述晶种层上顺序执行形成至少两层电镀分层的操作及置于各形 成所述电镀分层的操作之后的退火操作，各所述电镀分层的厚度和等于 所述电镀层厚度。

与现有技术相比，上述技术方案具有以下优点：

上述技术方案提供的电镀方法，通过将形成所述电镀层的步骤分解为 形成至少两层所述电镀分层的步骤，并在形成所述电镀分层的操作之后 执行退火操作，可使经历所述退火操作而在各所述电镀分层中增加的应 力在形成各所述电镀分层的步骤间隔内被分步释放，可通过减少所述电 镀层的应力，使所述电镀层具有较少的孔洞；此外，通过减小连续形成 的电镀层(即，各电镀分层)的厚度，可在经由退火操作后，所述电镀 分层具有的孔洞更易于到达各电镀分层表面，从而使所述孔洞有更大的 可能被后续的电镀分层材料填充，以进一步减少所述孔洞的产生。

附图说明

图1-图2为说明现有技术中电镀操作流程的结构示意图；

图3为说明现有技术中存在孔洞的电镀层的结构示意图；

图4为说明现有技术中存在孔洞的电镀层的结构图片；

图5为说明本发明第一实施例的执行电镀操作的流程示意图；

图6-图7为说明本发明第一实施例的电镀操作流程的结构示意图；

图8为说明应用本发明优选实施例和应用现有技术后应力改善效果 对比示意图；

图9为说明应用本发明优选实施例获得的电镀层的结构图片；

图10为说明应用本发明优选实施例和应用现有技术后电性效果对 比示意图。

具体实施方式

尽管下面将参照附图对本发明进行更详细的描述，其中表示了本发 明的优选实施例，应当理解本领域技术人员可以修改在此描述的本发明 而仍然实现本发明的有利效果。因此，下列的描述应当被理解为对于本 领域技术人员的广泛教导，而并不作为对本发明的限制。