[发明专利]PMOS晶体管的制造方法及PMOS晶体管

说明书

技术领域

本发明涉及半导体制造技术领域，特别涉及PMOS晶体管的制造方 法及PMOS晶体管。

背景技术

在现有的MOS晶体管的制造技术中，通常首先在半导体衬底上形 成栅氧层，在栅氧层上形成栅导电层，然后通过刻蚀栅导电层和栅氧层 形成栅极，接着在栅极两侧的衬底中离子注入形成源极区和漏极区，从 而形成MOS晶体管。其中，所述栅氧层通常利用氧化物形成，例如二 氧化硅SiO₂或者掺杂的二氧化硅。在MOS晶体管的制造过程中，为了 减小栅极的电阻，通常在栅导电层形成之后对栅导电层进行掺杂，例如 利用离子注入的方式在PMOS器件的栅导电层中注入P型的硼离子。 然后通过给MOS晶体管的栅极施加开启电压，可以在源极区和漏极区 之间形成导电沟道，通过源极区和漏极区之间的电势差在导电沟道内产 生漏极电流。随着温度变化漏极电流恶化的现象被称为负偏压温度稳定 性(NBTI)。公知的半导体衬底和栅氧层之间的界面存在一些电荷和 电子态，被称为界面态。随着温度的变化所述界面态发生变化，从而使 得漏极电流发生变化，因此上述方法形成的MOS晶体管NBTI较差。

进一步的随着半导体制造技术的飞速发展，半导体晶片朝向高集成 度方向发展，因此MOS晶体管的栅临界尺寸逐渐缩小，例如临界尺寸 缩小到了65nm或者45nm。因此为了提高器件的性能，通常栅氧层的 厚度很薄，例如20埃，在上述栅导电层掺杂的过程中，会有注入的N 型离子进入栅氧层，从而形成栅漏电流，从而影响PMOS晶体管的性能。 为了解决栅极漏电流的问题，通常在栅氧层中引入氮，来降低了硼的渗 透，然而因为引入了氮，对导电沟道内的载流子的迁移率产生影响，因 此又进一步使得NBTI变差。

例如，公开日：2005年6月15日公开的，授权公告号为： CN100369209C，名称为：形成栅介电层(栅氧层)的方法的中国专利 中，如图1所示提供了一种形成栅介电层的方法，包括：于一半导体衬 底11上形成一氧化硅层；以及使用含惰性气体与氮气的等离子体对该 氧化硅层进行一第一与第二掺氮步骤，以形成一栅介电层13，其中该二 掺氮步骤相较之下，该第一掺氮步骤的功率较低，压力较低，但惰性气 体/氮气比较高。在该方法中，半导体衬底和栅介电层交界处的导线沟 道内流动的空穴因为受到阻碍，使得随温度变化流过MOS晶体管的漏 极电流恶化，也就是负偏置温度稳定性(NBTI)变差。

因此上述方法中存在的问题主要是MOS晶体管的NBTI较差，其 次是栅漏电流使得MOS晶体管的性能变差。

发明内容

为了解决上述问题，本发明提供了一种PMOS晶体管的制造方法及 PMOS晶体管，使得PMOS晶体管的NBTI提高，PMOS晶体管的性能 提高。

本发明的PMOS晶体管的制造方法，包括步骤：

提供一半导体衬底；

在半导体衬底上形成栅氧层；

在栅氧层上形成栅导电层；

通过栅导电层向栅氧层掺杂F离子；

刻蚀栅导电层和栅氧层，形成栅极；

在栅极两侧的半导体衬底中形成源极区和漏极区。

可选的，所述通过栅导电层向栅氧层掺杂F离子的方式包括向栅氧 层离子注入BF₂。

可选的，所述通过栅导电层向栅氧层掺杂氟离子步骤之后还进一步 包括向栅导电层掺杂P型离子。

可选的，所述P型离子为硼离子。

可选的，在所述在半导体衬底上形成栅氧层之后进一步包括，向栅 氧层掺杂氮离子。

可选的，所述的掺杂氮离子是采用去耦等离子体渗氮的方法。

相应的本发明还提供了一种PMOS晶体管的制造方法，包括步骤：

提供一半导体衬底；

在半导体衬底上形成栅氧层；

向栅氧层掺杂F离子；

在栅氧层上形成栅导电层；

刻蚀栅导电层和栅氧层，形成栅极；

在栅极两侧的半导体衬底中形成源极区和漏极区。

可选的，所述在栅氧层上形成栅导电层步骤之后还进一步包括向栅 导电层掺杂P型离子。

相应的，本发明还提供了一种利用上述制造方法制造的PMOS晶体 管，其栅氧层和半导体衬底相接触的界面处具有Si-F化学键。

可选的，栅氧层的和栅导电层相接触的界面处含有氮离子。