[发明专利]提高射频电路的接收灵敏度的方法及电子系统

说明书

技术领域

本发明涉及电子信息技术领域，特别涉及提高射频电路的接收灵敏度的方法及电子系统。

背景技术

众所周知，数字电路的高频谐波噪声会影响射频接收电路的接收灵敏度。当数字电路和射频接收电路同属于同一电子系统中时，随着数字电路时钟频率的不断提高，其高频谐波噪音会越来越大，这些高频谐波噪声将干扰射频接收电路，导致射频接收电路的接收灵敏度降低。

为解决上述问题，现有技术通常采取将数字电路尽量远离射频接收电路的方式，用距离来隔离数字电路对射频接收电路的干扰。然而，在空间很小，而性能要求很高的片上系统(SOC，System on Chip)、系统级封装(SIP，System in Package)及模组等设计中，数字电路与射频电路的距离很近，为了达到接近要求的射频接收性能，需要建立电路模型，增加数字电路与射频电路之间的隔离度来减少数字电路噪音对射频电路的影响。

但是，一方面，所述建立模型的过程通常需要花费大量的时间和精力，使得每一个系统所需要的调试时间和周期较长，另一方面，所述建立模型的过程相当程度上依赖于技术人员的电路设计经验，可见，采用现有技术无法有效降低同一电子系统中数字电路的噪音对射频电路接收灵敏度的影响。

发明内容

有鉴于此，本发明的主要目的在于提供一种提高射频电路接收灵敏度的方法，以在同时存在数字电路和射频电路的电子系统中，有效降低数字电路对射频电路接收灵敏度的影响，提高射频电路的接收灵敏度。

本发明的另一个主要目的在于提供一种电子系统，以有效降低该电子系统中数字电路对射频电路接收灵敏度的影响，提高射频电路的接收灵敏度。

为达到上述目的，本发明的技术方案具体是这样实现的：

一种提高射频电路的接收灵敏度的方法，应用于同时存在数字电路和射频电路的电子系统中，该方法包括：

根据所述射频电路当前的接收频段动态调节所述数字电路的最高锁相环时钟的时钟频率，使所述最高锁相环时钟的多次谐波频率中的任意频率均不处于所述射频电路当前的接收频段内；

根据所述最高锁相环时钟的时钟频率，调节所述电子系统中需要恒定时钟频率的数字电路的分频系数，使所述需要恒定时钟频率的数字电路的时钟频率保持恒定。

较佳地，所述电子系统可以为：中国移动多媒体广播CMMB接收设备；

所述数字电路可以为：所述CMMB接收设备中的CMMB信号接收单元；

所述射频电路可以为：所述CMMB接收设备中的射频信号接收与转换单元。

一种电子系统，包括：数字电路和射频电路，还包括：

频率调节模块，用于根据所述射频电路当前的接收频段动态调节所述数字电路的最高锁相环时钟的时钟频率，使所述最高锁相环时钟的多次谐波频率中的任意频率均不处于所述射频电路当前的接收频段内；并用于根据所述最高锁相环时钟的时钟频率，调节所述电子系统中需要恒定时钟频率的数字电路的分频系数，使所述需要恒定时钟频率的数字电路的时钟频率保持恒定。

较佳地，所述电子系统可以为：中国移动多媒体广播CMMB接收设备；

所述数字电路可以为：所述CMMB接收设备中的CMMB信号接收单元；

所述射频电路可以为：所述CMMB接收设备中的射频信号接收与转换单元。

由上述技术方案可见，本发明所公开的提高射频电路的接收灵敏度的方法，在同时存在数字电路和射频电路的电子系统中，通过根据射频电路当前的接收频段动态调节数字电路的最高锁相环时钟的时钟频率，使最高锁相环时钟的多次谐波频率中的任意频率均不处于射频电路当前的接收频段内。如此，由于最高锁相环时钟的多次谐波频率中的任意频率均不处于射频电路当前的接收频段内，使得射频电路的接收频段不会出现集中的干扰信号，从而使射频电路的接收性能得到明显的改善。

附图说明

图1为本发明电子系统的组成结构示意图。

具体实施方式

为使本发明的目的、技术方案及优点更加清楚明白，以下参照附图并举实施例，对本发明作进一步详细说明。

电路干扰的形成包括三个环节：干扰源、干扰途径和被干扰电路。在同时存在数字电路和射频电路的电子系统中，数字电路通常是干扰源，而数字电路中产生干扰最大的当属最高锁相环电路的时钟信号。该时钟信号的多次谐波噪音通过传导和空间耦合会传递给射频电路，致使射频电路的信噪比降低，从而导致射频接收灵敏度降低。下面简要介绍最高锁相环电路、最高锁相环时钟和多次谐波噪音等相关概念。