[发明专利]一种缝隙填充的处理方法和浅沟道隔离槽的制作方法

说明书

技术领域

本发明涉及集成电路制造技术，具体涉及一种缝隙填充的处理方法和浅沟道隔离槽的制作方法。 

背景技术

目前，集成电路技术已经进入超大规模集成电路时代，随着集成电路的工艺尺寸向65纳米乃至更精细的结构发展，部分器件中缝隙的深宽比(即缝隙深度与缝隙宽度之比)已经达到了4：1甚至更高。在这种情况下，对各种缝隙的填充，特别是对高深宽比的缝隙的填充提出了更高的工艺要求。 

化学气相沉积(Chemical Vapor Deposition，CVD)由于能够通过化学气体反应的方式在半导体衬底上沉积一层薄膜(Film)，因而在对缝隙进行填充(通常也简称为填隙，或gap-fill)的制程中得到了广泛的应用。随着技术的发展，在传统的CVD方法的基础上相继出现了等离子增强型化学气相沉积法(Plasma Enhanced Chemical Vapor Deposition，PECVD)，该方法通过使用射频(Radio-frequency，RF)促使反应气体的激发和/或分解，比传统的CVD方法降低了化学反应所需的能量，从而不需要提供太高的反应温度；上述优点进一步被高密度等离子体化学气相沉积(High Density PlasmaChemical Vapor Deposition，HDPCVD)的方法所继承，且由于HDPCVD方法中的低真空压力所产生的高密度等离子体具有更大的激发能力，因此可以在更低的温度下，制备出能够填充高深宽比缝隙的film，从而在65纳米及以下集成电路加工工艺的gap-fill操作中，以及制造浅沟道隔离槽(ShallowTrench Isolation，STI)时得到了广泛的应用。 

在gap-fill的过程中，一个非常关键的问题就是：必须避免在所述缝隙 被完全填充之前，缝隙两侧边角处的悬突(overhang)，如图1(a)所示，将缝隙的开口封住，从而形成一个内部尚未被完全填充的空心的孔洞(Void)，如图1(b)所示。可见，必须保证进行填隙时所采用的HDPCVD工艺具有良好的填隙能力(gap-fill capability)。 

因此，现有技术将传统的一次填隙操作变为多次填隙操作，其基本流程如图2所示，其中包括： 

步骤201：使用HDPCVD进行gap-fill； 

步骤202：使用NF₃对所述缝隙边角处沉积的overhang进行刻蚀(etch)，以避免其封住缝隙的开口； 

上述刻蚀完成后，所述边角处的overhang将被消除，然后返回继续执行步骤201，直到所述缝隙被完全填充。 

采用上述方法，可以很好的实现对具有高深宽比的缝隙的gap-fill操作并且可以完全消除void的产生。但是，步骤202中采用NF₃对所述overhang进行etch操作时，会引入氟(F)元素，而F元素混杂在所述STI薄膜中，将会影响所述STI的绝缘性能并可能导致漏电。 

为了将F从所述STI薄膜中清除，业界进一步对上述流程进行了改进，在步骤202之后，并不立即返回步骤201，而是继续执行步骤203： 

一次刻蚀完成后，通入H₂，之后再返回步骤201。 

通入的H₂能够与步骤202中得到的F元素进行反应，通过把生成的反应物抽出反应腔(chamber)，就能够有效地去除所述影响STI性能的F元素，通常也将所述步骤203称为氢钝化操作或氢钝化工艺。 

上述氢钝化的方法能够有效去除F元素，但是用于清除F元素的H₂，在反应后仍然会有部分残留在chamber中，并在后续的gap-fill操作中进入生成的STI薄膜。H₂进入STI薄膜后，将会降低薄膜的多项性能参数：比如，STI薄膜的密度降低、均匀性变差、刻蚀率变大从而影响刻蚀效果，同时STI薄膜的热稳定性也会降低；此外，STI薄膜中的H₂还有可能会迁移到Si-SiO₂的交界面导致其出现界面态(Interface States)。

可见，经过氢钝化工艺处理后的STI薄膜，虽然消除了F元素的影响，但随之引入的H₂仍然会降低薄膜的性能。 

发明内容

本发明实施例提供一种缝隙填充的处理方法，能够消除由于氢钝化而引入的H₂对STI薄膜的影响，提高STI薄膜的性能。