[发明专利]半导体制造工艺中去除栅上硬掩模的方法

权利要求书

1.一种半导体制造工艺中去除栅上硬掩模的方法，包含以下步骤：

在半导体基板上形成第一栅及第二栅，其中该第二栅大于第一栅；

在该第一栅及第二栅之上分别形成第一硬掩模及第二硬掩模；

形成光致抗蚀剂层覆盖该半导体基板、第一硬掩模及第二硬掩模，其中该光致抗蚀剂层有开口暴露该第二硬掩模的一部分；

去除该第一硬掩模及第二硬掩模上的该光致抗蚀剂层；以及

去除该第一硬掩模及第二硬掩模。

2.根据权利要求1所述的半导体制造工艺中去除栅上硬掩模的方法，其中该第一栅及第二栅结合硅锗源极和漏极而形成p型晶体管。

3.根据权利要求1所述的半导体制造工艺中去除栅上硬掩模的方法，其中该第一硬掩模和第二硬掩模由氧化硅制成。

4.根据权利要求1所述的半导体制造工艺中去除栅上硬掩模的方法，其中该第一栅及第二栅是多晶硅栅。

5.根据权利要求1所述的半导体制造工艺中去除栅上硬掩模的方法，其中该光致抗蚀剂层及该开口是形成于同一光刻机台。

6.根据权利要求5所述的半导体制造工艺中去除栅上硬掩模的方法，其中该开口是经曝光形成。

7.一种半导体制造工艺中去除栅上硬掩模的方法，包含以下步骤：

形成第一PMOS晶体管，其包含基板上的第一栅及硅锗源极和漏极区；

形成第二PMOS晶体管，其包含基板上的第二栅及硅锗源极和漏极区，其中该第二栅大于第一栅；

在该第一栅及第二栅之上分别形成第一硬掩模及第二硬掩模；

形成光致抗蚀剂层覆盖该基板、第一硬掩模及第二硬掩模，其中该光致抗蚀剂层有开口暴露该第二硬掩模的一部分；

去除该第一硬掩模及第二硬掩模上的该光致抗蚀剂层；以及

去除该第一硬掩模及第二硬掩模。

8.根据权利要求7所述的半导体制造工艺中去除栅上硬掩模的方法，还包含：

形成第一NMOS晶体管，其包含该基板上的第三栅；以及

形成第二NMOS晶体管，其包含该基板上的第四栅，其中该第四栅大于第三栅。

9.根据权利要求8所述的半导体制造工艺中去除栅上硬掩模的方法，还包含：

在该第三栅及第四栅之上分别形成第三硬掩模及第四硬掩模；

形成光致抗蚀剂层覆盖该基板、第三硬掩模及第四硬掩模，其中该光致抗蚀剂层有开口暴露该第四硬掩模的一部分；以及

去除该第三硬掩模及第四硬掩模上的该光致抗蚀剂层；

去除该第三硬掩模及第四硬掩模。

10.根据权利要求7所述的半导体制造工艺中去除栅上硬掩模的方法，其中该第一硬掩模及第二硬掩模是由氧化硅制成。

11.根据权利要求7所述的半导体制造工艺中去除栅上硬掩模的方法，其中该第一栅及第二栅是多晶硅栅。

12.根据权利要求7所述的半导体制造工艺中去除栅上硬掩模的方法，其中该光致抗蚀剂层及该开口是形成于同一光刻机台。

13.根据权利要求12所述的半导体制造工艺中去除栅上硬掩模的方法，其中该开口是经曝光形成。