[发明专利]横向扩散金属氧化物半导体结构

说明书

技术领域

本发明涉及一种晶体管，尤其涉及一种与高电压应用有关的横向扩散金属氧化物半导体(LDMOS)结构。

背景技术

当今最热销的产品，如平板显示器，需要高电压芯片。LDMOS晶体管或者所谓的漏极延伸(Drain-Extended)MOS是用于这些应用的惯用高电压器件。其工艺的优点在于能与VLSI工艺兼容并且容易与其他工艺结合。

对于高电压器件而言，其特有的“导通”电阻(″on″resistance)和击穿电压对于器件性能而言至关重要。LDMOS器件的设计目标在于减小“导通”电阻并仍保持高击穿电压。然而，这两个电器参数趋向具有矛盾的必备条件。

图1是高电压LDMOS器件1的示意图。在P衬底10中形成N阱11、P阱12以及P阱13。在P衬底10的上方形成栅极16和氧化物层161。在栅极16的侧壁上形成间隔层162。作为可选的工艺步骤可以在栅极16上进一步形成硅化物层163。在P阱12中形成N⁺区域14，并且在N阱11中形成另一N⁺区域15。N⁺区域14作为源极，而N⁺区域15作为漏极。栅极16、N⁺区域14以及N⁺区域15形成NMOS晶体管。形成浅沟槽隔离区(STI)17以隔离晶体管。为了承受施加到N⁺区域15(漏极)的高电压，在栅极16和N⁺区域15之间进一步形成浅沟槽隔离区18以避免电流泄漏或串扰(cross-talk)的问题。

图2和图3示出了制造浅沟槽隔离区18和栅极结构的工艺，其中该栅极结构包括LDMOS器件1中的氧化物层161、栅极16以及硅化物层163。在图2中，在衬底10中形成浅沟槽隔离区18，并且在衬底10上形成牺牲氧化物层(sacrificial oxide layer)20以避免可能由后续的离子注入引起的通道效应(channel effect)。在图3中，通过离子注入将衬底10转换成N阱11、N⁺区域14以及N⁺区域15。然后，移除牺牲氧化物层20，并且依次形成栅极氧化物层161、栅极16以及硅化物层163。通常地，采用具有过蚀刻百分比大约为20-30％的蚀刻技术移除牺牲氧化物层20以确保完全移除牺牲氧化物层20。例如，如果牺牲氧化物层20的厚度为110埃(angstroms)，确定将牺牲氧化物层20的深度蚀刻133埃的蚀刻时间。

考虑到施加至LDMOS的高电压，非常需要提高高击穿电压，但是仍需要保持或进一步改善低阻抗。

发明内容

通过本发明优越的实施例所提供的一种LDMOS结构，可以增加阈值电压并且降低“导通”电阻，一般能够解决或克服上述或其他方面的技术问题，并且能够实现技术优点。换句话说，尽管这两个电器参数具有矛盾的必备条件，根据本发明的新的LDMOS结构不仅可以使“导通”电阻最小化，而且能够增加击穿电压。

根据本发明实施例提供一种横向扩散金属氧化物半导体(LDMOS)结构，其包括衬底，该衬底包括栅极、源极、漏极以及浅沟槽隔离区。在漏极和栅极之间形成承受施加到漏极的高电压(例如40V或50V)的浅沟槽隔离区，并且浅沟槽隔离区与半导体衬底结合形成凹陷，也就是说，浅沟槽隔离区是凹陷形。这样，浅沟槽隔离区的表面低于半导体衬底的表面。栅极包括位于浅沟槽隔离区上的第一部分和位于半导体衬底上的第二部分，并且第一部分的底部低于第二部分的底部；换句话说，栅极从浅沟槽隔离区的表面延伸至半导体衬底的表面，其中浅沟槽隔离区和半导体衬底之间具有一台阶。在一个实施例中，浅沟槽隔离区的表面比半导体衬底的表面低300～1500埃。

为了避免在形成源极和漏极的离子注入期间产生通道效应，在进行离子注入以前先形成牺牲氧化物层，并随后通过蚀刻移除该牺牲氧化物层。因为牺牲氧化物层和浅沟槽隔离区都由氧化硅材料构成，通过增加蚀刻牺牲氧化物层所需的蚀刻时间能够形成凹陷的浅沟槽隔离区。

关于LDMOS结构的更详细的制造工艺是，在半导体衬底中形成源极和漏极以前，先在具有浅沟槽隔离区的半导体衬底上形成牺牲氧化物层。通过具有较大百分比的过蚀刻对牺牲氧化物层和浅沟槽隔离区进行蚀刻，使得浅沟槽隔离区的表面低于半导体衬底的表面。此后，在半导体衬底上形成栅极。