[发明专利]薄膜晶体管阵列基板和液晶显示器

权利要求书

1.一种薄膜晶体管阵列基板，包括：

基板；

多条扫描线(scan lines)以及多条数据线(data lines)，相互交错地形成于 该基板上，以定义出多个子像素区，所述子像素区包括第一子像素区、第 二子像素区与第三子像素区；

图案化导电层，形成于该基板上，该图案化导电层包括分别位于该第 一子像素区、该第二子像素区以及该第三子像素区的第一导电部、第二导 电部以及第三导电部；

多个电容器电极，包括第一电容器电极、第二电容器电极以及第三电 容器电极，分别设置于该第一导电部、该第二导电部及该第三导电部之上， 所述电容器电极与该图案化导电层耦合为多个像素储存电容，其中该第三 电容器电极在该图案化导电层延伸方向上的最大宽度大于该第一电容器电 极或该第二电容器电极在该图案化导电层延伸方向上的最大宽度，该第三 电容器电极最大宽度大于该第一及该第二电容器电极的部分的上方设置有 间隔物，该第三电容器电极与该第三导电部的耦合面积大于该第二电容器 电极与该第二导电部的耦合面积，且该第三电容器电极与该第三导电部的 耦合面积也大于该第一电容器电极与该第一导电部的耦合面积；以及

多个晶体管，相应地形成于所述子像素区中，所述晶体管各至少包括 栅极以及形成于其上的漏极，所述晶体管还包括相应地形成于该第一子像 素区、该第二子像素区以及该第三子像素区的第一晶体管、第二晶体管以 及第三晶体管，其中该第三晶体管的该漏极与该栅极的耦合面积大于该第 二晶体管的该漏极与该栅极的耦合面积，该第三晶体管的该漏极与该栅极 的耦合面积大于该第一晶体管的该漏极与该栅极的耦合面积，且根据所述 电容器电极与所述导电部的耦合面积，对应调整所述栅极以及所述漏极的 耦合面积，以使所述子像素区的馈通电压相同。

2.如权利要求1所述的薄膜晶体管阵列基板，其中该第三导电部的形 状不同于该第一导电部或该第二导电部的形状，且该第三导电部在该图案 化导电层延伸方向上的最大宽度大于该第一导电部或该第二导电部在该图 案化导电层延伸方向上的最大宽度。

3.如权利要求1所述的薄膜晶体管阵列基板，其中该第三电容器电极 的形状与该第三导电部的形状不同。

4.如权利要求1所述的薄膜晶体管阵列基板，其中该第一子像素区为 红色子像素区，该第二子像素区为绿色子像素区，该第三子像素区为蓝色 子像素区。

5.如权利要求1所述的薄膜晶体管阵列基板，其中，该第三电容器电 极的形状与该第三导电部的形状相同。

6.一种薄膜晶体管阵列基板，包括：

基板；

多条扫描线(scan lines)以及多条数据线(data lines)，相互交错地形成于 该基板上，以定义出多个子像素区，所述子像素区包括第一子像素区、第 二子像素区与第三子像素区；

图案化导电层，形成于该基板上，该图案化导电层包括分别位于该第 一子像素区、该第二子像素区以及该第三子像素区的第一导电部、第二导 电部以及第三导电部；

多个电容器电极，包括第一电容器电极、第二电容器电极以及第三电 容器电极，分别设置于该第一导电部、该第二导电部及该第三导电部之上， 所述电容器电极与该图案化导电层耦合为多个像素储存电容，其中该第三 电容器电极在该图案化导电层延伸方向上的最大宽度大于该第一电容器电 极或该第二电容器电极在该图案化导电层延伸方向上的最大宽度，且该第 三电容器电极的形状不同于该第一电容器电极或该第二电容器电极的形 状，所述电容器电极与该第一导电部、该第二导电部以及该第三导电部的 耦合面积相同；以及

多个晶体管，相应地形成于所述子像素区中，所述晶体管各至少包括 栅极以及形成于其上的漏极，所述晶体管还包括相应地形成于该第一子像 素区、该第二子像素区以及该第三子像素区的第一晶体管、第二晶体管以 及第三晶体管，其中各所述晶体管的该漏极与该栅极的耦合面积相同。

7.如权利要求6所述的薄膜晶体管阵列基板，其中该第三电容器电极 最大宽度大于该第一电容器电极及该第二电容器电极的部分的上方设置有 间隔物。