[发明专利]半导体器件栅极的制作方法

说明书

技术领域

本发明涉及半导体集成电路制作技术领域，特别涉及一种半导体器件栅极的制作方法。 

背景技术

目前，半导体器件一般包括半导体衬底、位于衬底上面的栅氧化层以及沉积于栅氧化层上面的栅极多晶硅层。随着半导体技术的发展，半导体器件的运行速度越来越快，芯片电路的集成度越来越高，对电源消耗的越来越低，从而使得半导体器件的栅极多晶硅层的特征尺寸、栅氧化层的厚度等参数逐渐变小，对于65纳米或更高精度的技术代而言，对多晶硅层进行蚀刻之前进行离子掺杂的预掺杂技术，已经被广泛应用。 

预掺杂可以改善金属氧化物半导体(Metal Oxide Semiconductor，MOS)晶体管阈值电压和驱动电流的特性，对于MOS晶体管中的NMOS晶体管，通过离子注入的方法，将n型杂质如磷离子掺入其栅极多晶硅层。现有技术NMOS晶体管栅极的形成方法如剖面图1A至1D所示。如图1A所示，首先需在半导体衬底100上生成栅氧化层110，然后在栅氧化层110上沉积多晶硅层120，并进行离子注入130，将杂质植入多晶硅层120中，并对植入杂质的多晶硅层进行淬火过程，使注入的离子均匀分布。接下来如图1B所示，在植入杂质的多晶硅层120”上，形成图案化的掩膜层140。然后如图1C所示，继续以图案化的掩膜层140为掩膜刻蚀植入杂质的多晶硅层120”。最后，如图1D所示，利用氧气等离子灰化方法去除掩膜层140。但是NMOS晶体管使用了磷掺杂，由于磷元素的存在，在淬火过程中磷会发生物理效应，使多晶硅层120”的多晶硅晶粒变大，晶粒长大过快而造成多晶硅层120”表面应力不同，这样，在去除掩膜层140时应力大的地方去除速度快，应力小的地方去除速度慢，会在多晶硅层表面形成凹陷，造成多晶硅层120”的损伤，最终形成图1D中的多晶硅层120’。这种多晶硅层表面的凹陷损伤会导致NMOS在之后的源漏重掺杂工艺过程中，离子直接穿过多晶硅层和栅氧化层进入沟道，使得NMOS器件的开启电压Vt变小，而NMOS器件的静态漏电流Ioff变大。如果这种多晶硅层表面的凹陷发生在半导体器件如电路中静态存储器SRAM的栅极中，就会使得SRAM中的器件开启电压Vt对称性变差而失效。

发明内容

有鉴于此，本发明的主要目的在于提供一种半导体器件栅极的制作方法，能够解决使用磷掺杂的NMOS晶体管，在去除掩膜层时造成预掺杂的多晶硅层的损伤，使器件失效的问题。 

为达到上述目的，本发明的技术方案具体是这样实现的： 

本发明提供了一种半导体器件栅极的制作方法，在半导体衬底上生成栅氧化层之后，在所述栅氧化层上形成栅极多晶硅层，关键在于，所述形成栅极多晶硅层的方法包括： 

在所述栅氧化层上沉积第一多晶硅层； 

对所述第一多晶硅层进行预掺杂；所述预掺杂采用离子注入的方式，所述离子为磷离子，注入剂量为2.0E15至5.0E15原子/立方厘米； 

在所述预掺杂的第一多晶硅层上沉积第二多晶硅层； 

在所述第二多晶硅层上形成图案化的掩膜层并刻蚀第一多晶硅层和第二多晶硅层； 

移除图案化的掩膜层。 

对所述第一多晶硅层进行预掺杂之后，该方法进一步包括对所述预掺杂了的第一多晶硅层进行淬火处理的步骤。 

所述第二多晶硅层的厚度为所述栅极多晶硅层的厚度减去第一多晶硅层的 厚度。 

磷离子的注入能量为3～10Kev，所述栅极多晶硅层的厚度为 所述第一多晶硅层的厚度为 

所述移除图案化的掩膜层采用氧气等离子灰化方法。 

由上述的技术方案可见，本发明提供的一种半导体器件栅极的制作方法，多晶硅层的沉积分为两次完成：第一次沉积第一多晶硅层；然后对第一多晶硅层进行预掺杂；在预掺杂的第一多晶硅层上沉积第二多晶硅层。对于使用磷预掺杂的NMOS晶体管，由于灰化去除掩膜层时，直接接触的是无掺杂的第二多晶硅层，避免了对多晶硅层由于磷掺杂存在而造成损伤，导致器件失效的问题。 

附图说明

图1A至图1D为现有技术制作NMOS晶体管栅极的剖面示意图。 

图2为本发明NMOS晶体管栅极制作方法的流程图。 

图3A至图3F为本发明NMOS晶体管栅极制作方法的剖面示意图。 

具体实施方式

为使本发明的目的、技术方案、及优点更加清楚明白，以下参照附图并举实施例，对本发明进一步详细说明。