[发明专利]PLDD掺杂区的形成方法及PMOS器件的制造方法

说明书

技术领域

本发明涉及半导体制造技术领域，特别涉及一种PLDD掺杂区的形成方法及PMOS器件的制造方法。 

背景技术

金属氧化物半导体(MOS)器件由于其低功耗、快速响应等特性而被广泛的应用于计算机、通讯等领域。典型的MOS器件包括栅极、源极和漏极，在源极和漏极靠近栅极底部的区域还形成有轻掺杂区域(LDD区域)。 

随着集成度越来越高，器件的尺寸不断减小，导电沟道也越来越短，短沟道效应对MOS器件的性能的影响也越来越明显。为此，业界通过诸如形成浅结、低电阻率LDD掺杂区等手段来抑制短沟道效应，提高MOS器件的性能。 

对于PMOS器件而言，在执行PLDD离子注入工艺中，注入的离子为P型离子硼。由于硼离子具有较强的扩散效应，形成的PLDD结深不易控制，使得形成浅结PLDD较为困难。目前，主要通过如表面预非晶化、N型离子袋掺杂(Pocket implant)等方法抑制硼离子扩散，形成浅结PLDD。例如，在授权公告号为CN1167113C，公告日为2004年9月15日中国专利文件中就公开了一种具有超浅结延伸区的MOS装置的制造方法。在其公开的方法制造浅结时，先形成袋状掺杂区，接着执行LDD掺杂，然后执行快速热退火工艺激活LDD掺杂掺入的离子。 

然而，上述的方法均需要引入额外的工艺步骤来抑制硼离子扩散，以改善短沟道效应，例如，表面预非晶化工艺中，需要在PLDD离子注入之前，对注入区域的表面进行表面非晶化处理；而对于袋掺杂工艺，需要额外的袋掺杂步骤。使得工艺步骤复杂化。 

发明内容

本发明提供一种PLDD掺杂区的形成方法及PMOS器件的制造方法，本发明工艺步骤简单。 

本发明提供的一种PLDD掺杂区的形成方法，包括： 

提供半导体衬底，在所述半导体衬底上具有栅极，所述半导体衬底具有初始温度；对所述栅极周围的衬底区域执行轻掺杂工艺，掺入的杂质为硼；执行所述轻掺杂工艺之后，升高所述半导体衬底温度至第一温度，并保持所述半导体衬底于所述第一温度至少1秒；将所述半导体衬底温度由所述第一温度升高至峰值温度；将所述半导体衬底由峰值温度降温至初始温度；其中，所述第一温度小于或等于550℃。 

可选的，所述第一温度为500℃。 

可选的，保持所述半导体衬底于所述第一温度的时间为10秒至30秒。 

可选的，保持所述半导体衬底于所述第一温度的时间为15秒。 

可选的，所述半导体衬底由第一温度升高至峰值温度的升温速度大于由初始温度升高至第一温度的升温速度。 

可选的，所述峰值温度为900℃至1000℃。 

本发明还提供一种PMOS器件的制造方法，包括： 

提供半导体衬底，在所述半导体衬底上具有栅极，所述半导体衬底具有初始温度；

对所述栅极周围的衬底区域执行轻掺杂工艺，掺入的杂质为硼； 

执行所述轻掺杂工艺之后，升高所述半导体衬底温度至第一温度，并保持所述半导体衬底于所述第一温度至少1秒； 

将所述半导体衬底温度由所述第一温度升高至峰值温度； 

将所述半导体衬底由峰值温度降温至初始温度； 

降温至初始温度之后，在所述栅极侧壁形成侧壁层； 

在所述侧壁层周围的衬底区域执行P型重掺杂工艺，形成重掺杂区； 

对形成有所述重掺杂区的半导体衬底执行退火工艺； 

其中，所述第一温度小于或等于550℃。 

可选的，所述退火工艺为尖峰快速热退火，包括如下步骤： 

升高所述半导体衬底至第二温度，并保持所述第二温度至少1秒； 

将所述半导体衬底温度由所述第二温度升高至第二峰值温度； 

将所述半导体衬底由峰值温度降低至初始温度；其中，所述第二温度小于或等于550℃。 

可选的，所述第二温度为500℃。 

可选的，保持所述半导体衬底于所述第二温度的时间为10秒至30秒。 

可选的，所述第一温度为500℃。 

可选的，保持所述半导体衬底于所述第一温度的时间为10秒至30秒。 

可选的，保持所述半导体衬底于所述第一温度的时间为15秒。 

与现有技术相比，上述技术方案的其中一个至少具有以下优点：