[发明专利]分栅式闪存的制造方法

说明书

技术领域

本发明涉及芯片制造领域，尤其涉及一种分栅结构的存储器制造方法。

背景技术

存储器用于存储大量数字信息，最近据调查显示，在世界范围内，存储器 芯片大约占了半导体交易的30％，多年来，工艺技术的进步和市场需求催生越 来越多高密度的各种类型存储器，如RAM(随机存储器)、DRAM(动态随机 存储器)、ROM(只读存储器)、EPROM(可擦除可编程只读存储器)、FLASH(闪 存)和FRAM(铁电存储器)等，其中，闪存存储器即FLASH已经成为非易 失性半导体存储技术的主流，在各种各样的FLASH器件中，基本分为两种类型： 叠栅器件和分栅器件，叠栅器件具有浮栅极和控制栅极，其中，控制栅极位于 浮栅极上方，制造叠栅器件的方法比制造分栅器件简单，然而叠栅器件存在过 擦除问题，该问题通常需要在擦除循环后进行验证以将单元的阈值电压保持在 一个电压范围内解决，增加了电路设计的复杂性。分栅结构的一个控制栅同时 作为选择晶体管(Select transistor)，有效避免了过擦除效应，电路设计相对简单。 而且，相比叠栅结构，分栅结构利用源端热电子注入进行编程，具有更高的编 程效率，因而被广泛应用在各类诸如智能卡、SIM卡、微控制器、手机等电子 产品中。

目前的自对准分栅式闪存单元主要由两个串联的晶体管组成：控制栅晶体 管和浮栅晶体管，对于控制栅晶体管来说，控制栅氧化层越薄，控制栅对沟道 的控制能力越强，因而为了增强控制栅对闪存单元的读取电流的控制能力，控 制栅氧化层需要尽可能地薄。隧穿氧化层越厚，位于浮栅的数据的保持能力越 好，因而要求隧穿氧化层到达一定的厚度，然而，在目前的工艺流程中，控制 栅氧化层和隧穿氧化层是通过化学气相沉积(CVD)的方法同时形成的，这种 方法意味着两种氧化层具有同样的厚度，不可能得到比隧穿氧化层更薄的控制 栅氧化层。为了保证数据保持能力，隧穿氧化层必须保证一定的厚度，这就限 制了控制栅氧化层无法减薄。

发明内容

本发明要解决的技术问题是提供一种半导体制造方法，实现在分栅式闪存 器件制造过程中尽可能减小控制栅氧化层厚度并且同时保证一定厚度的隧穿氧 化层。

为解决上述技术问题，本发明提供的一种分栅式闪存的制造方法，包括如 下步骤：

在浮栅的侧壁形成隧穿氧化层的第一部分，在衬底上形成控制栅氧化层的 第一部分；

淀积形成所述隧穿氧化层的第二部分以及所述控制栅的第二部分；

在所述控制栅氧化层上淀积形成第一多晶硅层；

刻蚀部分所述第一多晶硅层形成侧壁控制栅。

进一步的，在形成所述隧穿氧化层和所述控制栅氧化层之前的步骤包括：

在衬底中的有源区上形成氧化层；

在所述氧化层上形成第二硅层；

在所述第二硅层上形成电介质层；

蚀刻掉部分所述电介质层；

在蚀刻掉的所述电介质层侧壁形成第一氧化物侧墙；

蚀刻部分所述第二硅层以及所述氧化层直至暴露出所述衬底表面；

在所述第二硅层侧壁形成第二氧化物侧墙；

在所述衬底表面上形成所述源极线；

蚀刻掉所述电介质层以及部分第二硅层，从而所述第二硅层形成浮栅；

蚀刻掉部分所述氧化层。

进一步的，所述隧穿氧化层的第一部分以及所述控制栅氧化层的第一部分 采用高温氧化生长形成。

进一步的，所述高温氧化为快速氧化或者在高温炉管中氧化。

进一步的，所述隧穿氧化层与所述控制栅氧化层同时生长形成。

进一步的，所述隧穿氧化层与所述控制栅氧化层一体成型。

进一步的，所述隧穿氧化层的第二部分以及所述控制栅氧化层的第二部分 为化学气相沉积形成。

进一步的，所述电介质层为氮化硅。

进一步的，所述第二硅层为多晶硅。

进一步的，所述衬底为单晶硅衬底。

进一步的，所述侧壁控制栅通过化学气相沉积多晶硅结合各向异性刻蚀形 成。