[发明专利]一种大容量EEPROM存储器读放电路

说明书

技术领域

本发明涉及一种存储器读放电路，尤其涉及一种大容量EEPROM存储器读放电路。

技术背景

EEPROM是一种存储电路，它通过使EE MOS管(在一定栅压下)导通或截止来存储数字信号“1”或“0”。请参阅图1，现有技术的EEPROM存储器读放电路的原理图，在读出存储时，最常用的方法是设计一个合适的恒流源，加在EE MOS的漏端，在EE MOS的栅上加固定电压，当管子截止时，没有电流从管子流过，全部电流用于对EE阵列的寄生电容Cp进行充电，输出电位最终接近VDD；当管子导通时，由于管子的饱和电流大于读放恒流源的电流，输出电位为一个较低的电位，小于VDD的二分之一。读放电路的输出电平经过反相整形后就转换成数字信号“0”和“1”。

以上读放电路的问题在于：由于要求读放恒流源电流小于EE MOS的饱和电流，否则高于EE MOS饱和电流的部分会对寄生电容Cp充电，使读放输出电平接近VDD，数据“1”会被误判为“0”，所以当存储器规模变大，从而寄生电容变大时，读放电路所需充电时间变长，也即读出频率会降低。

发明内容

本发明的目的在于克服现有技术的缺陷，而提供一种大容量EEPROM存储器读放电路，它能够实现大幅度提高大容量EEPROM存储器的读放速度而不受存储单元最大允许电流的限制。

实现上述目的的技术方案是：一种大容量EEPROM存储器读放电路，包括串联的第一电流源ISO、EEMOS管，所述的EEMOS管的源端接地、栅极上加固定电压、漏端通过一输出电路输出电位，该EEMOS管的漏端还通过一寄生电容Cp接地，其中，还包括一串联连接的引出电路和比较电路，所述的引出电路设置于所述的EEMOS管和第一电流源ISO之间，所述的比较电路的输入端与所述的引出电路的输出端相连，输出端与所述的输出电路的输入端相连。

上述的大容量EEPROM存储器读放电路，其中，所述的引出电路包括第一PMOS管P1、第二PMOS管P2和第一NMOS管N1，所述的第一电流源ISO分别与第一PMOS管P1和第二PMOS管P2的漏端相连，所述的第一PMOS管P1的源端分别与EEMOS管的漏端以及第一PMOS管P1的栅极相连，第一PMOS管P1的栅极与所述的第二PMOS管P2的栅极相连，第二PMOS管P2的源端与所述的第一NMOS管N1的漏端相连，该第一NMOS管N1的源端接地、栅极与其漏端相连后输出信号给所述的比较电路。

上述的大容量EEPROM存储器读放电路，其中，所述的比较电路包括串联连接的第二电流源IS1和第二NMOS管N2，所述的第二NMOS管N2的源端接地，栅极与所述的引出电路的输出端相连，漏端分别与所述的第二电流源IS1和输出电路相连。

本发明的有益效果是：本发明的读放电路改变传统读放电路直接检测EE MOS漏端电压的方法，通过引出和比较流过EE MOS的电流的方法来检测EE MOS是导通还是截止，进而读出储存的数据，可以大幅度提高大容量EEPROM存储器的读放速度而不受储存单元最大允许电流的限制；并且电流源的电流可以大于存储单元的最大饱和电流。

附图说明

图1是现有技术的EEPROM存储器读放电路的原理图；

图2是本发明的大容量EEPROM存储器读放电路的电路原理图。

具体实施方式

下面将结合附图对本发明作进一步说明。

请参阅图2，图中示出了本发明的一种大容量EEPROM存储器读放电路，包括输出电路3、串联的第一电流源ISO和EEMOS管，EEMOS管的源端接地、栅极上加固定电压、漏端通过一寄生电容Cp接地，还包括一串联连接的引出电路1和比较电路2，引出电路1设置于EEMOS管和第一电流源ISO之间，比较电路2的输入端与引出电路1的输出端相连，输出端与输出电路3的输入端相连。

引出电路1包括第一PMOS管P1、第二PMOS管P2和第一NMOS管N1，第一电流源ISO分别与第一PMOS管P1和第二PMOS管P2的漏端相连，第一PMOS管P1的源端分别与EEMOS管的漏端以及第一PMOS管P1的栅极相连，第一PMOS管P1的栅极与第二PMOS管P2的栅极相连，第二PMOS管P2的源端与第一NMOS管N1的漏端相连，该第一NMOS管N1的源端接地、栅极与其漏端相连后输出信号给比较电路2。