[发明专利]光学临近修正参数采集方法

说明书

技术领域

本发明涉及半导体器件的制造领域，尤其涉及光学临近修正参数采集方 法。

背景技术

随着半导体制造技术的飞速发展，半导体器件为了达到更快的运算速度、 更大的资料存储量以及更多的功能，半导体芯片向更高集成度方向发展；而 半导体芯片的集成度越高，半导体器件的临界尺寸(Critical Dimension，CD) 越小。在90nm工艺条件下，超大规模集成电路应用的CD已经进入到几十到几 百纳米的范围。

光学临近修正(Optical Proximity Correction，OPC)方法是预先修正光掩 模上的图形，例如在光掩模上使用亚衍射极限辅助散射条(Sub-Resolution Assist Feature，SRAF)作为辅助图形的方法。具体如专利号为95102281.4的 中国专利所公开的技术方案，如图1所示，在光学临近修正软件的电路布局图 1中，在相邻的待曝光电路图形10之间加入一个待曝光辅助图形15，其中待曝 光辅助图形15与待曝光电路图形10平行，待曝光辅助图形15为亚衍射极限辅 助散射条，用以减弱通过相邻待曝光电路图形10之间的光强度；然后再将在 OPC软件中设计好的待曝光电路图形10和待曝光辅助图形15一起输入至光掩 模制造设备中，设备会根据输入的待曝光电路图形10和待曝光辅助图形15大 小和位置自动在光掩模上用铬层或移相器形成电路图形和辅助图形。这里的 待曝光辅助图形15的尺寸依待曝光电路图形10而定，一般宽为20nm至45nm， 长为80nm至120nm，待曝光辅助图形15的宽度为待曝光电路图形10宽度的 2/5至4/5，长度大概为相邻待曝光电路图形10的间距减去待曝光辅助图形15宽 度的2至3倍。由于光掩模上的辅助图形反映到半导体衬底上时，由于光掩模 上的辅助图形尺寸小于光刻机的解析度，因此在半导体衬底上不会形成对应 于辅助图形的光刻胶膜图形，这种加入亚衍射极限辅助散射条的方法很适合 用来修正相对孤立的图形使其显得更为密集，增加孤立的图形曝光后的景深 (Depth Of Field，DOF)而提高微影的质量，同时密集的图形结构可大幅增 加制程的自由度。

现有技术中，图形线条的走向均为直线或直角转弯。然而随着半导体器 件尺寸的不断减小，仅使用直线或直角转弯难以满足图形布局的要求。因此， 图形线条开始出现了非直角转弯的布线走向。为此，在进行OPC辅助图形设 计时，需要采集具有不同转弯角度的线条的临近数据，以满足OPC辅助图形 设计的需求。

发明内容

本发明所要解决的技术问题是：在进行OPC辅助图形设计时，如何采集 具有不同转弯角度的线条的临近数据。

为解决上述技术问题，根据本发明的一个方面，提供一种光学临近修正 参数采集方法，包括步骤：对包括非直角弯角的测试线条进行光学临近修正， 形成具有辅助线条的待曝光图形；通过实际曝光或仿真的方法获取待曝光图 形曝光后所形成的成型线条；通过对比成型线条与测试线条的差异，获取辅 助线条在所述测试线条在所述弯角处是否出现冗余和/或缺漏。

可选地，还包括获取所述辅助线条的冗余和/或缺漏的相应的长度。

可选地，还包括获取所述辅助线条的冗余和/或缺漏相应出现的位置。

可选地，所述的非直角弯角包括15度、30度、45度、60度、75度、105 度、120度、135度、150度和/或165度，所述的获取辅助线条在所述测试线 条在所述弯角处是否出现冗余和/或缺漏是获取单个角度的弯角或多个角度的 弯角处是否相应出现冗余和/或缺漏。

可选地，所述的测试线条的宽度为100纳米、65纳米、45纳米、32纳米 或22纳米。

可选地，所述非直角弯角为连贯的测试线条内的夹角。

可选地，所述测试线条有一组以上，每组内包括一条以上的测试线条， 各组测试线条的宽度相同而相应的测试线条之间的间隔距离不同。

可选地，所述的宽度与间隔的比例为1:1至1:10。

可选地，所述测试线条有一组以上，每组内包括一条以上的测试线条， 各组测试线条的宽度与相应的测试线条之间的间隔距离的比例相同。

可选地，所述间隔距离的比例为1:1。