[发明专利]制造半导体器件的方法

说明书

技术领域

本发明涉及半导体技术领域，特别涉及制造半导体器件的方法。

背景技术

自1957年发明MOS晶体管以来，由于SiO₂易于与平面晶体管工艺集成，MOS绝缘栅普遍采用SiO₂。随着集成度的不断提高，绝缘栅厚度也在不断减小，对于纳米级厚度的栅氧化，工艺难度大，氧化层厚度均匀性难以控制。减小有效绝缘栅厚度，将影响到栅与沟道间的隧道电流，增加器件的功耗。根据隧道理论，隧道电流将随着绝缘栅厚度的减小而迅速增大。从工艺制造角度来看，目前普遍采用的是栅氧化后进行氮化处理，提高绝缘栅介电常数，以期在理想的物理栅厚度下，尽量减小有效绝缘栅厚度。

对栅介质层进行氮化处理，大大降低了硼的渗透，在更高的浓度下，引入的氮减轻了栅极泄露。遗憾的是，高浓度的氮导致阈值电压漂移，尤其是在pMOS晶体管上，因此，为了减轻对pMOS晶体管的不良影响，所引入的最大氮量受到了限制，而该限制是以nMOS晶体管中的栅极泄露为代价的。

现有技术公开了一种栅极氧化物的选择性渗氮的技术方案，通过降低pFET栅极电介质层中注入的氮原子的浓度来减少由于注入氮而造成的负偏压温度不稳定性(Negative bias Temperature instability，NBTI)的影响。

在申请号为200510005624.3的中国专利申请中还可以发现更多与上述技术方案相关的信息。

但是，随着先进IC设计中尺寸连续变小，需要进一步降低注入pMOS的栅极电介质层中的氮的量以及能量，而上述技术方案仅仅指出控制注入pMOS的栅极电介质层中的氮的量，而至于如何控制、如何实现小剂量的注入以及如何控制注入至栅极介电层中的氮的能量并未给出解决方案。

目前常用的渗氮技术有：快速热渗氮(RTN)、炉中渗氮、远距离等离子渗氮(RPN)、去耦等离子体渗氮(DPN)、阱注入和/或多晶硅注入。而去耦等离子体渗氮(DPN，decoupled plasma nitridation)技术以其注入的氮离子浓度容易调控且注入的氮离子附在表面，远离硅衬底的优点成为目前最为常用的渗氮技术，在现有使用去耦等离子体渗氮技术中，通常使用连续波(continuewave)的方式来形成含氮的等离子体，但是采用该方式难以控制形成的含氮的等离子体的能量，因为连续波的能量不能无限制地降低，否则在产生等离子体的腔室内达到同样的氮离子浓度需要的时间很长，会增加工艺循环时间。而在pMOS晶体管的栅极介电层中，需要精确控制引入的氮的量以及氮的能量，现有的形成氮离子的能量过大，对于采用连续波方式渗入氮离子的方法来说，其产生的氮离子的能量范围主要为10-20eV，在该范围内的氮离子注入注入至栅极介电层很深，可能甚至达到栅极介电层和栅极沟道之间的界面处，如图1所示。

图1给出采用现有的连续波方式渗氮技术注入将氮离子注入栅极介电层的结构示意图，包括：半导体衬底11、位于半导体衬底上的栅极介电层12、以及栅极介电层12上方的含氮的等离子体13，可以看出，大量的氮离子被注入至栅极介电层与半导体衬底之间的界面，甚至注入至半导体衬底中，这将引入更多的界面态和对栅极介电层造成更大的伤害，而该界面态和对栅极介电层的伤害将严重恶化pMOS晶体管的负偏压不稳定性。

发明内容

本发明解决的问题是提供一种制造半导体器件的方法，易于控制在MOS晶体管的栅极介电层中引入的氮的量，尤其可以精确控制引入pMOS晶体管的栅极介电层中的氮的量，防止由于引入的氮的量过多导致恶化pMOS晶体管的负偏压温度不稳定性。

为解决上述问题，本发明提供了一种制造半导体器件的方法，包括：提供半导体衬底，所述半导体衬底上形成有栅极介电层；将氮离子引入栅极介电层；所述产生氮离子的电压为脉冲射频方式。

所述将氮离子引入栅极介电层为采用去耦等离子体渗氮方法。

所述脉冲射频方式产生氮离子的频率为13.56MHz，占空比为15％至35％。

所述脉冲射频方式产生氮离子的功率范围为1500至2500W。

所述脉冲射频方式产生氮离子的电压范围为0至2000V。

所述产生的氮离子的能量主要分布范围为0至5eV。

所述栅极介电层中引入的氮离子的浓度范围为5E14至6E15cm^-2。

形成氮离子的氮源为N₂或N₂与惰性气体的混合物。