[发明专利]射频接收器芯片内全集成低噪声电源系统

说明书

技术领域

本发明涉及一种电源技术领域的装置，具体涉及一种射频接收器芯片内全集成低噪声电源系统。

背景技术

近十几年来，通信技术正以惊人的速度发展，而无线通信更呈现爆炸性增长，这把射频技术放在了更加显著的位置。射频电路是构成通信系统、雷达系统和微波应用系统中发射机和接收机的关键部件，在当今各个领域得到了广泛的应用，如：图文与图象传输、蜂窝式个人通信系统、卫星移动通信、无线局域网、无线接入技术、全球卫星定位系统等。随着人们对当前无线电子类产品如手机、GPS导航仪等，低功耗和便携性的需求的提高，以及近年来射频集成电路工艺技术的发展，如CMOS工艺特征尺寸的不断降低和器件截至频率的上升，人们已经可以将原来分立的射频器件如低噪声放大器(LNA)、混频器(Mixer)、锁相环(PLL)等集成在同一块芯片上，并且朝着小型化、低功耗、高集成度的方向发展。

而更小的芯片面积、更低的电源电压、数字模拟电路高度集成化使片内电源噪声问题凸显。电路工作频率较高时，电磁干扰效应通过器件间互连线以及衬底给各个功能电路制造了更多的噪声。对于目前流行的soc芯片，通常将数字模拟电路集成在一块硅片上，即使对于普通的射频模块如锁相环(PLL)，不仅包括了压控振荡器(VCO)、电荷泵(Charge Pump)等模拟射频电路，也包括了鉴相器(PFD)、分频器等内部数字电路，在数字电路开关转换瞬间，电源产生较大波动，这些噪声都将在VCO的混频过程中被上变频，严重影响VCO信号的相位，使作为射频系统内本振的PLL输出信号频率发生改变。同时对于低噪声放大器、混频器等其他关键模块来说，噪声通过电源线和衬底相互串扰也会大大影响各自模块的性能。所以尽量降低片上系统的电源噪声是射频电路面临的当务之急。

更普遍的问题在于，虽然低压差线性稳压器(LDO)因其结构简单和易于集成的优点被广泛采用为目前片内电源的主要部件，但传统设计均没有对其输出电压噪声做出专门优化。大多数优化手段仅仅是采用了电阻电容滤波网络来滤除噪声，而这种方法主要受限于片内电容的巨大面积，同样如果采用较大阻值的电阻也会存在相同的问题。显然在芯片面积受到制约的情况下，系统对较低频率的噪声无能为力。而如果采用片外电容则会降低系统集成度，所以具有很大局限性。

经对现有的文献检索发现，S.K.HOON等在“CUSTOM INTEGRATED CIRCUITSCONFERENCE 2005”(2005消费类集成电路会议)上759—762页上发表的“A LowNoise，High Power Supply Rejection Low Dropout Regulator for Wirelesssystem-on-Chip Applications”(一种应用于无线片上系统的低噪声，高电源抑制比的低压差线性稳压器)中，提出了一种获得低输出噪声的方法，通过增加预置稳压器，并且预置稳压器的输出经过电阻电容滤波网络，作为后一级低压差线性稳压器的参考电压，这样虽然降低了输出电压的噪声，但其使用的电容高达100pF，电阻高达100M欧姆以上，需要占用极大的芯片面积。

发明内容

本发明的目的是针对上述现有技术的补足，提出了一种射频接收器芯片内全集成低噪声电源系统，本发明针对输出噪声源做了专门优化，改善了电源系统输出噪声性能，并且片内全集成。

本发明是通过如下技术方案实现的，本发明包括：远端电压调节端和本地电源应用端，其中：

远端电压调节端包括：第一低噪声电压源、带隙基准电压源、比较器、数字校准模块，其中，第一低噪声电压源和带隙基准电压源的输出都连接至比较器的输入端，比较器输出端与数字校准模块的输入端相连，数字校准模块的输出反馈回第一低噪声电压源输入；

本地电源应用端由若干个电源域组成，每个电源域均包括：第二低噪声电压源和低压差线性稳压器，其中，低压差线性稳压器由功率管和误差放大器组成，功率管的输出端接负载电路，功率管的栅极与误差放大器的输出端相连，误差放大器的正极或负极根据功率管类型分别与第二低噪声电压源和功率管的输出端对应相连，构成负反馈系统，低压差线性稳压器为负载电路提供所需工作电压和电流，第二低噪声电压源为低压差线性稳压器提供参考电压。

所述本地电源应用端，其可根据实际需求的不同划分为多个电源域，每个电源域为射频芯片内的一个或多个功能模块提供具有低噪声的电源电压，功能模块如低噪声放大器、压控振荡器、混频器等。