[发明专利]射频接收器芯片内全集成低噪声电源系统

权利要求书

1.一种射频接收器芯片内全集成低噪声电源系统，其特征在于，包括：本地电源应用端和远端电压调节端，其中：

远端电压调节端包括：第一低噪声电压源、带隙基准电压源、比较器、数字校准模块，其中，第一低噪声电压源和带隙基准电压源的输出都连接至比较器的输入端，比较器输出端与数字校准模块的输入端相连，数字校准模块的输出反馈回第一低噪声电压源输入；

本地电源应用端由若干个电源域组成，每个电源域均包括：第二低噪声电压源和低压差线性稳压器，其中，低压差线性稳压器由功率管和误差放大器组成，功率管的输出端接负载电路，功率管的栅极与误差放大器的输出端相连，误差放大器的正极或负极根据功率管类型分别与第二低噪声电压源和功率管的输出端对应相连，构成负反馈系统，低压差线性稳压器为负载电路提供所需工作电压和电流，第二低噪声电压源为低压差线性稳压器提供参考电压。

2.根据权利要求1所述的射频接收器芯片内全集成低噪声电源系统，其特征是，所述第一低噪声电压源和第二低噪声电压源的结构完全相同，均包括：第一晶体管(M1)、第二晶体管(M2)、第三晶体管(M3)、第四晶体管(M4)和一个可调电阻阵列(R)，其中，第一晶体管(M1)的源极接地，栅极接可调电阻阵列(R)，第二晶体管(M2)的源极与第一晶体管(M1)的栅极相连，第二晶体管(M2)的栅极与第一晶体管(M1)的漏极相连，第三晶体管(M3)的漏极接第一晶体管(M1)的漏极，第四晶体管(M4)的漏极接第二晶体管(M2)的漏极，第三晶体管(M3)和第四晶体管(M4)作为电流镜管，栅极相连，源极均接电源，其中第四晶体管(M4)的栅极和漏极相连，输出电压从第二晶体管(M2)的栅极引出。

3.根据权利要求2所述的射频接收器芯片内全集成低噪声电源系统，其特征是，所述可调电阻阵列，包括若干个电阻和数量与电阻相同的NMOS管，电阻之间串联，每个电阻均与作为开关的NMOS管相连，NMOS管的源极和漏极跨接在电阻两端，NMOS管的栅极与数字校准模块发出的数字校准信号相连，受其控制而改变开关状态。

4.根据权利要求1所述的射频接收器芯片内全集成低噪声电源系统，其特征是，所述带隙基准电压源，其采用电流模带隙基准电压源结构，提供标准电压与第一低噪声电压源做比较，包括：第一PNP型三极管(Q1)、第二PNP型三极管(Q2)，第一镜像电流源管(M5)、第二镜像电流源管(M6)、第三镜像电流源管(M7)，第一电阻(R1)、第二电阻(R2)、第三电阻(R3)、第四电阻(R4)、一个运算放大器，其中，第一镜像电流源管(M5)的漏极接第一PNP型三极管(Q1)的发射极，第二镜像电流源管(M6)的漏极与第一电阻(R1)的一端相接，第一电阻(R1)的另一端接第二PNP型三极管(Q2)的发射极，第一PNP型三极管(Q1)和第二PNP型三极管(Q2)的基极、集电极均接地，第二电阻(R2)跨接在第二镜像电流源管(M6)的漏极和地之间，第三电阻(R3)跨接在第一镜像电流源管(M5)的漏极和地之间，第四电阻(R4)一端接第三镜像电流源管(M7)的漏极，另一端接地，第一镜像电流源管(M5)、第二镜像电流源管(M6)、第三镜像电流源管(M7)的源极均接电源，栅极均相连，运算放大器的正输入端接第二镜像电流源管(M6)的漏极，负输入端接第一镜像电流源管(M5)的漏极，输出端接第一镜像电流源管(M5)、第二镜像电流源管(M6)、第三镜像电流源管(M7)的栅极，电路的输出从第三镜像电流源管(M7)的漏极引出。

5.根据权利要求4所述的射频接收器芯片内全集成低噪声电源系统，其特征是，所述第一镜像电流源管(M5)、第二镜像电流源管(M6)、第三镜像电流源管(M7)，其中通过的电流均相同。

6.根据权利要求4所述的射频接收器芯片内全集成低噪声电源系统，其特征是，所述第二电阻(R2)、第三电阻(R3)，其阻值相同。