[发明专利]基于计算型存储器的加速装置

说明书

技术领域

本发明属于一种用于数据处理的加速装置，特别是一种基于计算型存储器的加速装置。

背景技术

过去几十年内处理器性能一直按照摩尔定律以每18个月翻一番的惊人速度提升，这都得益于集成电路制造工艺和体系结构技术的巨大进步。不过人们也逐渐开始意识到有越来越多的因素阻碍着处理器性能的进一步提升。目前，在半导体行业之中，芯片运算速度与存储部件访问速率的差距正在不断拉大，由此产生的“存储墙”问题成为冯·诺伊曼体系结构的性能瓶颈之一。随着半导体工艺的不断进步，处理器与存储器已经可以集成在同一芯片内部，该技术的出现会对传统冯·诺伊曼体系结构中的“存储墙”问题带来影响。将处理器集成于存储器中，可以实现具有数据处理能力的存储芯片，即计算型存储器。计算型存储器采用目前工业界标准的存储器时序协议，具备数据存储功能，同时拥有计算能力，能够对存储芯片内部的数据进行加速处理，克服“存储墙”问题，特别适用于加速以媒体处理为代表的数据密集型应用。

传统的数据处理系统中，使用由多个存储器组成的存储模块作为内部存储器，即内存。一个内存模块上的多个存储器之间不需要进行通信，并且采用并行的方式组织存储器，每次读写时对所有的存储器都进行操作，读出多个低位宽数据后，拼接成高位宽数据输出。在基于计算型存储器构建加速器时，不能简单采用这样的整体结构。首先，一个加速器内的多个计算型存储器之间需要进行通信，以便对任务进行协同处理。其次，如果多个计算型存储器采用并行的方式进行组织，将导致单个计算型存储器内的数据处理单元可见的存储空间地址不连续，影响程序的分派与执行。因此，基于计算型存储器的加速器需要采用特殊的结构，提供多个计算型存储器之间的高效通信，保证计算型存储器内部数据处理单元可见的存储空间地址连续，并且使得该加速器能够有效的集成到现有数据处理系统中。

发明内容

本发明的目的是克服传统数据处理系统的数据处理能力受限于“存储墙”的不足，利用计算型存储器同时具有数据存储功能和计算功能的特点，提出一种能够有效地快速集成到现有数据处理系统中，从而有效地提高现有数据处理系统的数据处理能力的基于计算型存储器的加速装置。

为了实现上述目的，本发明由加速器接口、计算型存储器、通信网络和译码芯片构成，其特点是：加速器接口与计算型存储器和译码芯片连接，计算型存储器由至少两个计算型存储器芯片构成，多个计算型存储器之间采用串行方式组织成为计算型存储器阵列，多个计算型存储器之间通过通信网络互相连接。其中：

加速器接口负责处理外部发送的各种命令和请求，并转换为相应的计算型存储器的访存时序，传送给计算型存储器；计算型存储器负责数据和程序的存储，通过计算型存储器内部的数据处理单元执行所存储的程序，实现对数据的处理，起到加速数据处理系统各种应用的效果；通信网络实现各个计算型存储器之间的通信，在不同的计算型存储器执行数据处理时进行有效的协同；译码芯片接受加速器接口的信号，产生相应的选择信号，使得读写操作只针对一个计算型存储器进行。

所述加速器接口与系统的接口可以采用双列直插内存模块(DIMM)、小型双列直插内存模块(SO-DIMM)、全缓冲双列直插内存模块(FB-DIMM)、通用串行总线(USB)、外设部件连接接口(PCI)或快速外设部件连接接口(PCI-E)，但不仅限于上述规范。

所述加速器接口的数据位宽与计算型存储器数据位宽相同。

所述通信网络的结构可以采用一维线性、一维环状、二维线性、二维环状等，但不仅限于上述互联结构。

所述译码芯片产生与所述加速装置内部计算型存储器数目相同的选择信号。

本发明的特点在于高效地实现了计算型存储器之间的通信，保证了计算型存储器内部数据处理单元可见的存储空间地址连续，每次读写操作只针对一个计算型存储器进行，有效降低了系统功耗，并且可以通过通用的加速器接口将该装置有效地集成到现有的数据处理系统中，加速对数据的处理，起到显著提高整个数据处理系统性能的效果。

附图说明

图1是本发明的架构示意图。

图2是传统内存结构和本加速器结构对比。

具体实施方式

下面结合实施例和附图对本发明做进一步说明。