[发明专利]基于计算型存储器的加速装置无效
| 申请号: | 200810197622.2 | 申请日: | 2008-11-13 |
| 公开(公告)号: | CN101409103A | 公开(公告)日: | 2009-04-15 |
| 发明(设计)人: | 戴葵;王志英;龚锐;黄立波;郭建军;吴丹;邹雪城;石伟;邹望辉 | 申请(专利权)人: | 戴葵 |
| 主分类号: | G11C7/10 | 分类号: | G11C7/10 |
| 代理公司: | 武汉开元专利代理有限责任公司 | 代理人: | 潘 杰 |
| 地址: | 430074湖北省*** | 国省代码: | 湖北;42 |
| 权利要求书: | 查看更多 | 说明书: | 查看更多 |
| 摘要: | |||
| 搜索关键词: | 基于 计算 存储器 加速 装置 | ||
1、一种基于计算型存储器的加速装置,由加速器接口、计算型存储器、通信网络和译码芯片构成,其特征在于:加速器接口与计算型存储器和译码芯片连接,计算型存储器由至少两个计算型存储器芯片构成,多个计算型存储器之间采用串行方式组织成为计算型存储器阵列,多个计算型存储器之间通过通信网络互相连接。
2、如权利要求1所述的基于计算型存储器的加速装置,其特征在于:加速器接口、计算型存储器、通信网络和译码芯片各自的控制方法是:
加速器接口:负责处理外部发送的各种命令和请求,并转换为相应的计算型存储器的访存时序,传送给计算型存储器;
计算型存储器:负责数据和程序的存储,通过计算型存储器内部的数据处理单元执行所存储的程序,实现对数据的处理,起到加速数据处理系统各种应用的效果;
通信网络:实现各个计算型存储器之间的通信,在不同的计算型存储器执行数据处理时进行有效的协同;
译码芯片:接受加速器接口的信号,产生相应的选择信号,使得读写操作只针对一个计算型存储器进行。
3、如权利要求1所述的基于计算型存储器的加速装置,其特征在于:所述加速器接口的数据位宽与计算型存储器数据位宽相同。
4、如权利要求1所述的基于计算型存储器的加速装置,其特征在于:所述加速器接口与系统的接口采用双列直插内存模块或小型双列直插内存模块或全缓冲双列直插内存模块或通用串行总线或外设部件连接接口或快速外设部件连接接口。
5、如权利要求1所述的基于计算型存储器的加速装置,其特征在于:所述通信网络的结构采用一维线性或一维环状或二维线性或二维环状。
6、如权利要求1所述的基于计算型存储器的加速装置,其特征在于:译码芯片产生与计算型存储器数目相同的选择信号。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于戴葵,未经戴葵许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/200810197622.2/1.html,转载请声明来源钻瓜专利网。
- 上一篇:管状电加热元件的绝缘介质
- 下一篇:一种自行车租赁方法





