[发明专利]具有集成电路元件的半导体结构及其形成和操作的方法

说明书

相关申请案的参考文件

本发明是2007年7月31日申请的美国专利第11/831594号的部份连 续案，其为于2006年1月3日申请的美国专利第11/324581号的连续案， 其是基于美国法U.S.C.§119(e)申请优先权及基于，2005年1月3日申请 的美国专利暂时申请案第60/640229号；2005年1月27日申请的美国专 利暂时申请案第60/689231号；2005年6月10日申请的美国专利暂时申 请案第60/689231号；以及2005年6月10日申请的美国专利暂时申请案 第60/689314号；其每一完整的内容是在此以作为配合参考。

本发明是美国专利第11/425959号的部份连续案，其申请优先权基于 2005年12月9号申请的美国专利暂时申请案第60/748911号，其每一完 整的内容是在此作为配合参考。

本发明是为美国专利第11/549520号的部份连续案，其申请优先权基 于2005年12月9日申请的美国专利暂时申请案第60/748911号，其每一 完整的内容是在此作为配合参考。

本发明申请优先权基于2007年10月18日申请的美国专利第 60/980788号以及2008年1月2日申请的美国专利暂时申请案第 61/018589号，其每一完整的内容是在此作为配合参考。

技术领域

本发明是关于包含用于具有一新型结构的集成电路存储器元件的集 成电路技术，特别是具有集成电路元件的半导体结构及其形成和操作的方 法。

背景技术

非易失性存储器(NVM)是指可在含有此NVM单元的元件的电源供应被 移除的情况下，仍然可持续地储存资料的半导体存储器。NVM包含掩膜只 读存储器(Mask ROM)、可程序化式只读存储器(PROM)、可擦除可程序只读 存储器(EPROM)、电性可擦除可程序只读存储器(EEPROM)以及闪存。非易 失性存储器是被广泛地使用于半导体产业且为一类可防止程序资料遗失 的存储器。通常，非易失性存储器可依据此元件的终端使用要求被程序化、 读取及/或擦除，且此程序化的资料可被长期储存。

一般而言，非挥发存储元件可能拥有各种不同的设计。一种NVM单元 设计的范例是为此泛称为硅-氧化物-氮化物-氧化物-硅(SONOS)的元件， 其可使用一薄的隧穿氧化层以允许空穴直接隧穿擦除操作。虽然此设计可 能具有良好的擦除速度，此资料保存却很差，部份是因为直接的隧穿可以 在一个低强度的电场下就能诱发，而此低强度的电场是可能在一存储器元 件为保存态的期间存在。

另一NVM设计是为氮化物电荷储存存储器，其利用一厚的隧穿氧化层 以防止电荷于保存态的期间流失。然而，一厚的隧穿氧化层可能降低通道 擦除速度。因此，带与带之间的隧穿热空穴(BTBTHH)擦除方法可被用于注 入空穴以抵销电子。然而，此BTBTHH擦除方法可能诱发某些可靠度议题。 例如，采用BTBTHH擦除方法的氮化物电荷储存存储器元件的特性在许多 次程序/擦除偱环后可能劣化。

另外，叠层数层存储器阵列于单一的集成电路上的技术已被发展出 来，以满足对高密度非易失性存储器的需求。

故而，对于可被多次操作(程序/擦除/读取)且具有改良资料保存表现 及增快操作速度，另外又适用和实现于薄膜结构及叠层阵列的非易失性存 储器设计及阵列，此领域是存在相当的需求。

发明内容

本发明是关于形成于绝缘层覆硅衬底以及类似的绝缘结构上的无接 面的薄膜存储单元，且关于叠层的无接面存储单元。一集成电路存储器元 件是被描述，其包含一半导体主体，其形成于一绝缘层上，例如于绝缘层 覆硅衬底上；多个栅极，其是串联序列地被形成于此半导体主体上，此多 个栅极包含一第一栅极于此串联序列以及一最末栅极于此串联序列之间， 其具有绝缘构件，此绝缘构件分隔此串联序列内的栅极与此串联序列内邻 近的栅极；且一电荷储存结构于此半导体主体上，此电荷储存结构包含介 电电荷捕捉，其位于此串联序列内的多个栅极的至少二个栅极之下，此电 荷储存结构包含一被放置于此半导体主体上的隧穿介电结构、一被放置于 此隧穿介电结构上的电荷储存层以及一被放置于此电荷储存层上的绝缘 层。其中此半导体主体是包含在该串联序列内的该多个栅极之下的一连续 性、多栅极通道区域。此多栅极通道区域可能是n型或p型导电类型。