[发明专利]具有集成电路元件的半导体结构及其形成和操作的方法

权利要求书

1.一种叠层阵列结构，其包含：

一半导体主体，其位于一介电层上；

多个栅极，其位于该半导体主体上，布置成一第一栅极序列，所述栅 极包含在该第一栅极序列上的一第一栅极以及一最末栅极，该第一栅极序 列之间具有绝缘构件以分隔该第一栅极序列内的各个相邻的栅极；以及

一电荷储存结构，其包含介电电荷捕捉位置于该第一栅极序列内的所 述栅极的至少二个栅极之下，该电荷储存结构包含一置于该半导体主体上 的隧穿介电结构、一置于该隧穿介电结构上的电荷储存层、以及一置于该 电荷储存层上的绝缘层；其中该半导体主体包含在该第一栅极序列内的该 多个栅极之下的一第一多栅极通道区域，及围绕于该第一多栅极通道区域 的一第一掺杂区域，该第一掺杂区域与该半导体主体之间形成一接面；

一间隔绝缘层位于所述多个栅极上；

一第二半导体主体，其位于该间隔绝缘层上；

多个叠层栅极，其位于该第二半导体主体上，布置成一第二栅极序列， 所述叠层栅极包含在该第二栅极序列上的一第一栅极以及一最末栅极，该 第二栅极序列之间具有绝缘构件以分隔该第二栅极序列内的各个相邻的 栅极；以及

一第二电荷储存结构，其包含第二介电电荷捕捉位置于该第二栅极序 列内的所述叠层栅极的至少二个栅极之下，该第二电荷储存结构包含一置 于该第二半导体主体上的第二隧穿介电结构、一置于该第二隧穿介电结构 上的第二电荷储存层、以及一置于该第二电荷储存层上的第二绝缘层；其 中该第二半导体主体包含在该第二栅极序列内的该多个叠层栅极之下的 一第二多栅极通道区域，及围绕于该第二多栅极通道区域的一第二掺杂区 域，该第二掺杂区域与该第二半导体主体之间形成一接面；

其中，该第一掺杂区域的尺寸大于该第二掺杂区域的尺寸。

2.如权利要求1所述的叠层阵列结构，其中该隧穿介电结构在与该 半导体主体之间的一界面上具有一空穴隧穿能障高度，且在远离该界面处 的一距离的空穴隧穿能障高度小于该界面的该空穴隧穿能障高度。

3.如权利要求1所述的叠层阵列结构，其中该第一或第二栅极序列 均包含超过两个栅极，且该电荷储存结构包含在该第一或第二栅极序列内 超过两个栅极之下的介电电荷捕捉位置。

4.如权利要求1所述的叠层阵列结构，其中分隔该第一或第二栅极 序列的该绝缘构件是在相邻的栅极之间且具有小于30纳米的厚度。

5.如权利要求1所述的叠层阵列结构，其中该电荷储存结构是用以 于一位于该第一或第二栅极序列的一栅极之下的介电电荷捕捉位置内捕 捉电荷，以在一高临界状态下建立一目标临界电压；以及

该隧穿介电结构包含一底部介电层，该底部介电层具有一空穴隧穿能 障高度、一中间介电层，其具有一空穴隧穿能障高度，小于该底部介电层 的该空穴隧穿能障高度、以及一顶部介电层，其空穴隧穿能障高度大于该 中间介电层的空穴隧穿能障高度，以隔离该中间介电层与电荷捕捉层，其 中该隧穿介电结构用以允许FN空穴隧穿至该电荷捕捉层，以允许在少于 100毫秒的时间内降低该目标临界电压至少2伏特。

6.如权利要求5所述的叠层阵列结构，其中该中间介电层具有一厚 度，使得当FN空穴隧穿时所施加的一电场足够抵消该隧穿介电结构内的 该中间介电层与该顶部介电层的该空穴隧穿能障高度。

7.如权利要求5所述的叠层阵列结构，其中该底部介电层包含二氧 化硅，该中间介电层包含氮化硅，该顶部介电层包含二氧化硅，该电荷储 存层包含氮化硅，以及置于该电荷储存层上的绝缘层、置于该第二电荷储 存层上的第二绝缘层或该间隔绝缘层均包含二氧化硅。