[发明专利]图像传感器的列处理电路及图像传感器有效
申请号: | 200810189461.2 | 申请日: | 2008-12-24 |
公开(公告)号: | CN101605201A | 公开(公告)日: | 2009-12-16 |
发明(设计)人: | 罗文哲;陈巨;韩明 | 申请(专利权)人: | 昆山锐芯微电子有限公司 |
主分类号: | H04N3/15 | 分类号: | H04N3/15;H04N5/335 |
代理公司: | 北京集佳知识产权代理有限公司 | 代理人: | 李 丽 |
地址: | 215300江苏省昆山市开发*** | 国省代码: | 江苏;32 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | |||
搜索关键词: | 图像传感器 处理 电路 | ||
技术领域
本发明涉及图像信息技术领域,特别涉及图像传感器的列处理电路及图像传感器。
背景技术
如图1所示,一种现有的图像传感器包括像素阵列10、与像素阵列10相连的列处理电路20、与列处理电路20相连的模数转换器30、与模数转换器30相连的数字处理电路40。
其中像素阵列10是由若干个像素(感光单元)15构成,像素15可以感知到一个点区域的光强。由于像素阵列10上具有排成行和列的多个像素15,而后续电路无法同时处理如此大的数据量,因此列处理电路20具有多个列处理单元25和多路开关(未标示),各列处理单元25分别连接对应的每一列像素15,多路开关用于依次实现多个列处理单元25的输出。
图1所示的图像传感器的工作过程包括:像素阵列10采用逐行扫描的方式进行曝光,也就是逐行将光强转换成电压信号,并输出给列处理电路20;列处理电路20将每一列上的每一行像素15对应的光强电压信号进行串行输出。通常列处理电路20输出的光强电压信号为模拟信号,模数转换器30将列处理电路20输出的光强电压信号转换为数字信号,然后经过后续的数字处理电路40进行处理,获悉像素阵列上曝光的区域和各区域曝光的光强。
图2为现有的图像传感器中的同一列的两个像素15和其连接的列处理单元25的示意图。如图2所示,列处理单元25利用开关电路18接收像素15的输出光强信号,然后利用源跟随器21做隔离、缓冲级,将光强电压信号进行输出。其中,利用源跟随器21将一列像素15的每一行对应的光强电压信号串行输出利用了源跟随器21输出相应的参考电压,然后通过对参考电压和光强电压信号进行差分运算,可以得到每一列上的像素15对应的光强电压信号。
在测试中发现现有技术的列处理电路输出的光强电压信号相对于像素阵列上曝光的光强信号容易发生失真。
发明内容
本发明解决的技术问题在于提供一种图像传感器的列处理电路及图像传感器,提高列处理电路输出光强电压信号的精确度。
本发明提供一种图像传感器的列处理电路,包括列处理单元,所述列处理单元包括:
参考电压单元,包括从输入端向输出端依次串联的控制开关和运算放大器电路,以及一端连接于所述控制开关和电压跟随器之间的接地电容;
光强电压单元,包括从输入端向输出端依次串联的控制开关和运算放大器电路,以及一端连接于所述控制开关和电压跟随器之间的接地电容;
差分输出开关,一端连接在所述参考电压单元的控制开关和所述参考电压单元的运算放大器电路之间,另一端连接在所述光强电压单元的控制开关和所述光强电压单元的运算放大器电路之间;
其中所述运算放大器电路连接为电压跟随器形式。
可选的,所述列处理单元的参考电压单元的运算放大器电路的输出端和第一选通开关相连,所述列处理单元的光强电压单元的运算放大器电路的输出端和第二选通开关相连。
可选的,还包括第二级运算放大器电路,所述第二级运算放大器电路的输入端连接至少两个所述参考电压单元的运算放大器电路的输出,输出端连接所述第一选通开关,其中所述第二级运算放大器电路连接为电压跟随器形式。
可选的,还包括第三级运算放大器电路,所述第三级运算放大器电路的输入端连接至少两个第二级运算放大器电路的输出端,所述第三级运算放大器电路的输出端和所述第一选通开关相连,其中所述第三级运算放大器电路连接为电压跟随器形式。
可选的,还包括第二级运算放大器电路,所述第二级运算放大器电路的输入端连接至少两个所述光强电压单元的运算放大器电路的输出,输出端连接所述第二选通开关,其中所述第二级运算放大器电路连接为电压跟随器形式。
可选的,还包括第三级运算放大器电路,所述第三级运算放大器电路的输入端连接至少两个第二级运算放大器电路的输出端,所述第三级运算放大器电路的输出端和所述第二选通开关相连,其中所述第三运算放大器电路连接为电压跟随器形式。
可选的,所述运算放大器电路中,第一PMOS管的源极接高电平,第一PMOS管的栅极接偏置电压,第一PMOS管的漏极接第二PMOS管的源极和第三PMOS管的源极;第二PMOS管的栅极为输入端,第二PMOS管的漏极接第一NMOS管的漏极和栅极,第一NMOS管的源极接低电平;第三PMOS管的栅极为输出端,所述第三PMOS管的栅极和第三PMOS管的漏极连接第二NMOS管的漏极,第二NMOS管的源极接低电平,第二NMOS管的栅极接第一NMOS管的栅极。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于昆山锐芯微电子有限公司,未经昆山锐芯微电子有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/200810189461.2/2.html,转载请声明来源钻瓜专利网。
- 上一篇:集成了无线接收模块的数码相框
- 下一篇:一种单板级的IPSec主备方法及装置