[发明专利]单层多晶型EEPROM及其制造方法

说明书

本申请基于35U.S.C 119要求第10-2007-0138323号(于2007年12月27日递交)韩国专利申请的优先权，其全部内容结合于此作为参考。

技术领域

本发明涉及一种诸如非易失性存储器(non volatile memory)的半导体器件，并且更具体地，涉及一种单层多晶型EEPROM(singlepoly type EEPROM)及其制造方法，其中单层多晶型EEPROM适用于可多次编程(MTP)(multi-time programmable)的用法(usage)等。

背景技术

非易失性存储器可以分为不同的种类。例如单层多晶EEPROM(single poly EEPROM)可以具有多晶硅层，该多晶硅层可以起到栅极的作用，并且可以形成于单层中。层叠栅极(stack gate)(ETOX)可以包括两个多晶硅层，这两个多晶硅层可以垂直层叠。双层多晶EEPROM(dual poly EEPROM)可以对应于单层多晶EEPROM与层叠栅极的中间体(intermediate)、分裂栅极(split gate)等。

层叠栅极可以具有最小的单元尺寸和相对复杂的电路。层叠栅极可以适合于高密度和高性能，但是可能不适合于低密度。EEPROM可以用于低密度。为了举例，在逻辑处理(logic process)期间可以通过增加大约两个掩膜工艺来制造单层多晶EEPROM。

在单层多晶型EEPROM中，施加到浮置栅极的电压与施加到选择栅极的电压之比可以称为耦合比(coupling ratio)。随着耦合比增加，编程效率可以提高。已经提出多种方法来提高耦合比。

例如，作为一种提高单层多晶EEPROM的耦合比的方法，可以用杂质来掺杂电容区。也就是，可以用N型杂质离子对浮置栅极的底部进行掺杂。然而，这种方法可能使EEPROM的制造过程变得复杂，并且单位单元的尺寸可能不是很小。这可能导致EEPROM的整个尺寸可能增加的问题。

发明内容

本发明实施例涉及一种诸如非易失性存储器的半导体器件。本发明实施例涉及一种单层多晶型EEPROM及其制造方法，其中该单层多晶型EEPROM可以适用于可多次编程(MTP)的用法等。

本发明实施例涉及一种单层多晶型EEPROM及其制造方法，其中相比于位线侧的电容量(capacitance)，该单层多晶型EEPROM可以提高浮置栅极侧的电容量，并且该单层多晶型EEPROM可以通过确保足够的耦合比来减小芯片尺寸。

根据本发明实施例，一种单层多晶型EEPROM可以具有多个单位单元(unit cell)，单位单元可以包括下述中的至少一个：在控制节点处的浮置栅极(floating gate)，该浮置栅极形成在被限定为有源区(activation region)和器件隔离区的半导体衬底上和/或上方，并且该浮置栅极不与器件隔离区重叠而仅与有源区的顶部重叠；选择栅极，形成于有源区的顶部上和/或上方。

根据本发明实施例，一种制造单层多晶型EEPROM的方法可以包括下述中的至少之一：在限定为有源区和器件隔离区的半导体衬底上和/或上方形成多晶硅层；通过光刻工艺和刻蚀工艺来图样化该多晶硅层以在控制节点的一侧形成浮置栅极，其中浮置栅极不与器件隔离区重叠而可以仅与有源区的顶部重叠。

附图说明

实例图1是单层多晶型EEPROM常用的单元阵列的电路图。

实例图2示出了根据本发明实施例的单层多晶型EEPROM的单位单元的版图。

实例图3是示出了根据本发明实施例的单层多晶型EEPROM的擦除操作的原理图(schematic drawing)。

实例图4是示出了根据本发明实施例的单层多晶型EEPROM的编程操作的原理图。

实例图5是示出了根据本发明实施例的使用热电子注入(hotelectron injection)法来编程的EEPROM的横截面图。

具体实施方式

实例图1是单层多晶型EEPROM常用的单元阵列的电路图。参照实例图1，单元阵列可以具有一种结构，在该结构中可以重复多个单位单元。字线可以垂直于位线。控制节点可以连接至控制电压Vcn。源极线(source line)可以连接至源极电压Vss。字线可以连接至选择电压(select voltage)Vsg。位线可以连接至漏极电压Vdd。

由于实例图1中所示的单元阵列可以具有一种形状，在该形状中单位单元可以重复，所以将参照附图来描述本发明实施例的器件的一个单位单元。