[发明专利]单层多晶型EEPROM及其制造方法

权利要求书

1.一种器件，包括：

半导体衬底，包括有源区和器件隔离区；

浮置栅极，位于所述半导体衬底上方的控制节点的一侧，所述浮置栅极与所述有源区的顶部重叠而不与所述器件隔离区重叠；以及

选择栅极，形成于所述有源区的顶部的上方。

2.根据权利要求1所述的器件，其中，所述浮置栅极包括指形。

3.根据权利要求1所述的器件，包括单层多晶型EEPROM，其中，所述单层多晶型EEPROM使用热电子注入法来执行编程操作。

4.根据权利要求3所述的器件，其中，在所述热电子注入法中，漏极电压高于施加给所述控制节点的正电压，将高于所述漏极电压的正电压施加给所述选择栅极，以及施加基准电压来作为源极电压。

5.根据权利要求1所述的器件，包括单层多晶型EEPROM，其中，所述单层多晶型EEPROM使用Flower-Nordheim(FN)遂穿法来执行编程操作。

6.根据权利要求5所述的器件，其中，在所述FN遂穿法中，将相同的正电压施加给所述选择栅极和所述控制节点，并且施加基准电压来作为漏极电压和源极电压。

7.根据权利要求1所述的器件，包括单层多晶型EEPROM，其中，所述单层多晶型EEPROM使用Flower-Nordheim(FN)遂穿法来执行擦除操作。

8.根据权利要求1所述的器件，其中，所述浮置栅极在字线方向上与所述器件隔离区相隔的距离基本上和所述浮置栅极在位线方向上与所述器件隔离区相隔的距离相同。

9.根据权利要求1所述的器件，其中，所述浮置栅极在字线方向上与所述器件隔离区相隔大约0.1μm到1.0μm。

10.根据权利要求1所述的器件，其中，所述浮置栅极在位线方向上与所述器件隔离区相隔大约0.1μm到1.0μm。

11.一种方法，包括：

形成包括有源区和器件隔离区的半导体衬底；

在所述半导体衬底上方形成一个多晶硅层；以及

通过光刻工艺和刻蚀工艺来图样化所述多晶硅层以在控制节点的一侧形成浮置栅极，其中，所述浮置栅极与所述有源区的顶部重叠而不与所述器件隔离区重叠。

12.根据权利要求11所述的方法，其中，所述浮置栅极包括指形。

13.根据权利要求12所述的方法，包括在位于所述控制节点一侧的区域中形成第一结电容器，而在与所述控制节点平行的位线的一侧形成第二结电容器，其中，所述第一结电容器的第一电容量大于所述第二结电容器的第二电容量。

14.根据权利要求13所述的方法，其中，所述第一电容量与所述第二电容量的比率在大约0.05到0.6:0.95到0.4的范围内。

15.根据权利要求11所述的方法，其中，无需将离子杂质注入到所述浮置栅极的底部中来形成所述浮置栅极。

16.根据权利要求11所述的方法，其中，形成所述浮置栅极以使其在字线方向上与所述器件隔离区相距大约0.1μm到1.0μm。

17.根据权利要求11所述的方法，其中，形成所述浮置栅极以使其在位线方向上与所述器件隔离区相距大约0.1μm到1.0μm。

18.根据权利要求11所述的方法，其中，所述浮置栅极在字线方向上与所述器件隔离区相隔的距离和所述浮置栅极在位线方向上与所述器件隔离区相隔的距离相同。

19.根据权利要求19所述的方法，其中，形成所述浮置栅极以使其在所述字线方向和所述位线方向上都与所述器件隔离区相距大约0.32μm。

20.根据权利要求11所述的方法，包括在所述有源区的所述顶部上方形成选择栅极。