[发明专利]芯片封装结构及其制造方法

说明书

技术领域

本发明是有关于一种半导体元件及其制造方法，且特别是有关于一种芯片封装结构及其制造方法。

背景技术

在半导体产业中，集成电路(integrated circuits，IC)的生产主要可分为三个阶段：集成电路的设计(IC design)、集成电路的制作(IC process)及集成电路的封装(IC package)。

在集成电路的制作中，芯片(chip)是经由晶片(wafer)制作、形成集成电路以及切割晶片(wafer sawing)等步骤而完成。晶片具有一有源面(activesurface)，其泛指晶片的具有有源元件(active element)的表面。当晶片内部的集成电路完成之后，晶片的有源面更配置有多个焊垫(bonding pad)，以使最终由晶片切割所形成的芯片可经由这些焊垫而向外电性连接于一承载器(carrier)。承载器例如为一导线架(leadframe)、一封装基板(package substrate)或由一导线架及一封装基板共同组成。芯片可以透过打线接合(wire bonding)或倒装焊(flip chip bonding)的方式连接至承载器上，使得芯片的焊垫可电性连接于承载器的接点，以构成一芯片封装结构。

一般而言，在芯片封装结构的制造过程中是使用胶带(tape)将导线架固定于封装基板。由于必须依导线架的形状在封装基板表面的各区域分别配置胶带，故会耗费较多时间而增加制造成本。此外，胶带的高价格亦增加芯片封装结构的制造成本。

发明内容

本发明提供一种芯片封装结构，其制造成本较为低廉。

本发明提供一种芯片封装结构的制造方法，其制造过程较为省时。

本发明提出一种芯片封装结构，其包括一线路基板、一芯片、一B阶粘着层、一导线架、多条第一焊线、多条第二焊线及多条第三焊线。芯片配置于线路基板上。B阶粘着层配置于线路基板上。导线架配置于线路基板上，其中导线架包括多条引脚，而引脚的部分区域埋入(embedded)于B阶粘着层内，且各引脚的一末端系暴露于B阶粘着层外。

在本发明的一实施例中，上述的B阶粘着层具有一连续的环状图案，具有连续的环状图案的B阶粘着层环绕芯片，并将引脚的部分区域包覆。

在本发明的一实施例中，上述的B阶粘着层具有多个非连续的块状图案，具各块状图案的B阶粘着层分别将其中一个引脚的部分区域包覆。

在本发明的一实施例中，上述的导线架为一无芯片座的导线架。

在本发明的一实施例中，上述的芯片封装结构更包括一封装胶体，配置于线路基板上，其中封装胶体包覆芯片、B阶粘着层、导线架、第一焊线、第二焊线以及第三焊线。

本发明提出一种芯片封装结构的制造方法。首先，于一线路基板上形成一B阶粘着层，并透过B阶粘着层使一导线架固定于线路基板上，其中导线架包括多条引脚，而引脚的部分区域埋入于B阶粘着层内，且各引脚的一末端是暴露于B阶粘着层外。接着，将一芯片固定于线路基板上。之后，形成多条第一焊线，以使芯片与线路基板电性连接。形成多条第二焊线，以使芯片与引脚的末端电性连接。形成多条第三焊线，以使引脚的末端与线路基板电性连接。

在本发明的一实施例中，上述的透过B阶粘着层将导线架固定于线路基板上的方法包括于线路基板上形成一二阶粘着层(two stage adhesive)、使二阶粘着层B阶化(B-stagized)以形成一B阶粘着层、将导线架压入B阶粘着层内，以及将B阶粘着层完全固化。

在本发明的一实施例中，上述的芯片封装结构的制造方法，更包括于线路基板上形成一封装胶体，以使封装胶体包覆芯片、B阶粘着层、导线架、第一焊线、第二焊线以及第三焊线。

本发明利用B阶粘着层将导线架固定于线路基板上，由于配置B阶粘着层的过程较为省时且B阶粘着层的价格较低廉，故本发明可节省制造时间并降低制造成本。

附图说明

为让本发明的上述目的、特征和优点能更明显易懂，以下结合附图对本发明的具体实施方式作详细说明，其中：

图1A为本发明一实施例的芯片封装结构的剖面示意图。

图1B为图1A的芯片封装结构的俯视示意图。

图2为本发明另一实施例的芯片封装结构的俯视示意图。

图3A至图3E为图1A的芯片封装结构的制造方法的剖面示意图。

主要元件符号说明：

100、100’：芯片封装结构

110：线路基板

120：芯片

130、130’：B阶粘着层

140：导线架