[发明专利]横向扩散金属氧化物半导体元件

说明书

技术领域

本发明是有关于一种半导体元件，且特别是关于一种横向扩散金属氧化 物半导体元件。

背景技术

横向扩散金属氧化物半导体(lateral diffused metal oxide semiconductor； LDMOS)晶体管目前已广泛地应用在各种电源集成电路或智能型电源集成电 路上。一般而言，LDMOS晶体管在使用上需具有高击穿电压(breakdown voltage)与低的开启电阻(on-state resistance；Ron)，以提高元件的效能。为获 得高击穿电压，一种被称之为减少表面电场(Reduced Surface Field；RESURF) 结构的LDMOS晶体管应运而生。

由于RESURF结构的横向扩散金属氧化物半导体晶体管在操作时可以使 得源极区与漏极区之间的深阱完全耗尽，使源极区与漏极区之间形成均匀的 电场，元件的击穿电压可因此而提升。然而，目前所发展的RESURF结构的 LDMOS晶体管具有开启电阻无法进一步下降的问题，而使LDMOS晶体管无 法获得更佳的元件特性。故，此领域亟需一种具有高击穿电压和/或低开启电 阻的LDMOS晶体管，以提升LDMOS晶体管的元件特性。

发明内容

本发明实施例提供一种具有高击穿电压和/或低接通电阻的横向扩散金属 氧化物半导体元件。

依照本发明一实施例，提出一种横向扩散金属氧化物半导体元件，所述 横向扩散金属氧化物半导体元件包括衬底、具有第一导电型的深阱、具有第 二导电型的阱、具有第一导电型的源极区、具有第一导电型的漏极区、沟道 区、具有第二导电型的多个掺杂层以及栅极。深阱与阱位于衬底中。源极区 位于阱中。漏极区位于深阱中。沟道区位于源极区与漏极区之间的部分阱中。 掺杂层位于沟道区与漏极区之间的深阱中，使形成多个耗尽区域，以提高深 阱的耗尽程度，且邻近漏极区的深阱相较于深阱的其他部分具有较高的耗尽 程度。栅极位于漏极区以及源极区之间的衬底上并且覆盖沟道区。

依照本发明另一实施例，提出一种横向扩散金属氧化物半导体元件，所 述横向扩散金属氧化物半导体元件包括衬底、具有第一导电型的深阱、具有 第二导电型的阱、具有第一导电型的源极区、具有第一导电型的漏极区、沟 道区、具有第二导电型的至少一掺杂层以及栅极。深阱与阱位于衬底中。源 极区位于阱中。漏极区位于深阱中。沟道区位于源极区与漏极区之间的部分 阱中。掺杂层位于沟道区与漏极区之间的深阱中，使形成耗尽区域，以提高 深阱的耗尽程度，且邻近漏极区的掺杂层具有较高的掺质浓度，使邻近漏极 区的深阱相较于深阱的其他部分具有较高的耗尽程度。栅极位于漏极区以及 源极区之间的衬底上并且覆盖沟道区。

依照本发明再一实施例，提出一种横向扩散金属氧化物半导体元件，所 述横向扩散金属氧化物半导体元件包括衬底、具有第一导电型的深阱、具有 第二导电型的阱、具有第一导电型的源极区、具有第一导电型的漏极区、沟 道区、具有第二导电型的多个掺杂层以及栅极。深阱与阱位于衬底中。源极 区位于阱中。漏极区位于深阱中。沟道区位于源极区与漏极区之间的部分阱 中。掺杂层位于沟道区与漏极区之间的深阱中，每一掺杂层包括多个彼此分 离的掺杂区块，使形成多个耗尽区域。栅极位于漏极区以及源极区之间的衬 底上并且覆盖沟道区。

本发明上述实施例所述的横向扩散金属氧化物半导体元件中，通过在深 阱中配置掺杂层的方式，可调整横向扩散金属氧化物半导体元件的击穿电压 和/或接通电阻。

附图说明

图1为依照本发明的第一实施例所绘示的横向扩散金属氧化物半导体元 件的剖面构造示意图。

图2为依照本发明的第二实施例所绘示的横向扩散金属氧化物半导体元 件的剖面构造示意图。

图3为依照本发明的一实施例所绘示的横向扩散金属氧化物半导体元件 的剖面构造示意图。

图4为依照本发明的第三实施例所绘示的横向扩散金属氧化物半导体元 件的剖面构造示意图。

图5为依照本发明的一实施例所绘示的横向扩散金属氧化物半导体元件 的剖面构造示意图。

图6为依照本发明的第四实施例所绘示的横向扩散金属氧化物半导体元 件的剖面构造示意图。

图7为依照本发明的第五实施例所绘示的横向扩散金属氧化物半导体元 件的剖面构造示意图。

附图标号