[发明专利]三维存储器集成电路

说明书

本发明是申请号为200410040968.3、申请日为2004年11月5日、发明名称为“三维存储器系统芯片”的发明专利申请的分案申请。 

技术领域

本发明涉及集成电路领域，更确切地说，涉及三维存储器集成电路。 

背景技术

集成电路日新月异的进步使芯片功能日益增加。由于现有技术中存储器和数据处理器均基于衬底晶体管1t，故很容易地集成在同一衬底上，这导致系统芯片(system-on-a-chip，简称为SoC)的广泛应用(图1A和图1B)。如图1A所示，一个SoC芯片一般含有嵌入式存储器(embedded memory，简称为eM，其所占的芯片区域称为eM区)0EM和嵌入式数据处理器(embedded processor，简称为eP，其所占的芯片区域称为eP区)0EP。eM含有RAM和/或ROM，它用来存储数据；eP具有逻辑和/或模拟功能，它对数据进行处理。 

在SoC芯片中，eM区中所需互连线的层数一般远少于eP区。如图1B所示，该SoC芯片的eP区0EP共使用了4层互连线1EP，即IL1-IL4，而其eM区0EM只使用了2层互连线1EM，即IL1和IL2，故有2层互连线在eM区内未被使用(IL3和IL4)。本发明将这些由未被使用的互连线层(如IL3和IL4)所占据的空间称为闲置空间1DY。对于基于damascene的工艺流程，该闲置空间1DY由哑金属(dummy metal，如30d、40d)填充。 

现有的SoC芯片中eM区0EM可能占有多于～50％的芯片面积。同时，eM区0EM所需互连线1EM的层数(～3)远小于eP区0EP所需互连线1EP的层数(～8)。相应地，SoC芯片有很大的闲置空间1DY(在>～50％的芯片面积上>～5层互连线)。为了充分应用该闲置空间1DY，本发明提供了一种含有半3D-M层的三维存储器系统芯片(three-dimensional memorysystem-on-a-chip，简称为3DM-SoC)。它充分利用了三维存储器(three-dimensional memory，简称为3D-M)可堆叠于衬底电路上的特点，将闲置空间1DY转化为3D-M。该转化过程以极低的额外工艺成本，在基本不增加芯片面积的前提下能极大地增加SoC的存储容量，从而提高其功能。 

本发明还提供了一种具有大3D-M基本阵列的3DM-SoC。当3D-M与eP、eM集成时，最好使用大3D-M基本阵列，即3D-M基本阵列最好能够覆盖至少一个独立衬底电路块，如eP、eM(至少eM的单位阵列)，甚至于整个芯片，这样能够避免因为集成而需要对eP、eM的版图进行改动。 

发明目的

本发明的主要目的是提供一种额外工艺成本极低，且在基本不增加芯片面积的前提下，具有更大存储容量、更强功能的SoC芯片。 

本发明的另一目的是提供一种能避免对现有SoC芯片中独立电路块的版图设计作较大改动的SoC芯片。 

根据这些以及别的目的，本发明提供了多种三维存储器集成电路。 

发明内容

本发明提供了一种含有半3D-M层的三维存储器系统芯片(3DM-SoC)。一般说来，系统芯片(SoC)含有基于衬底晶体管的嵌入式数据处理器(eP)和嵌入式存储器(eM)。由于eP区所需的互连线层数要大于eM区，eM区内一般有多个互连线层未被利用，它们形成一闲置空间。本发明充分利用了三维存储器(3D-M)可堆叠于衬底电路上的特点，将该闲置空间转化为3D-M。该3D-M层由于仅覆盖eM区，而不覆盖eP区，故称为半3D-M层。该转化过程以极低的额外工艺成本(对于某些实施例来说，每个3D-M层仅需一次额外光刻步骤)，在基本不增加芯片面积的前提下能极大地增加SoC的存储容量，从而使其具有更强功能。 

本发明还提供了一种具有大3D-M基本阵列的3DM-SoC。当3D-M与eP、eM集成时，最好使用大3D-M基本阵列，即3D-M基本阵列最好能够覆盖至少一个独立衬底电路块，如eP、eM(至少eM的单位阵列)，甚至于整个芯片，这样能够避免因为集成而需要对eP、eM的版图进行改动。 

附图说明

图1A是一种现有系统芯片(SoC)的顶视图；图1B是图1A中现有SoC芯片沿AA’的截面图； 

图2是一种三维存储器(3D-M)的截面图； 

图3是一种具有半3D-M层的三维存储器系统芯片(3DM-SoC)的截面图； 

图4表示第一种在3DM-SoC中使用的3D-M/互连线；