[发明专利]半导体集成电路、以及信号传输电路

说明书

本申请为以下专利申请的分案申请：申请日为2006年2月17日，申请 号为200680006243.X，发明名称为《半导体集成电路、半导体集成电路的控 制方法以及信号传输电路》。

技术领域

本发明涉及半导体集成电路、其控制方法以及信号传输电路。尤其涉及 实现高速动作和低功耗的半导体集成电路。

背景技术

近年来，强烈需要实现半导体集成电路的高速化及低功耗化。为了实现 半导体集成电路的高速化，已知是除了将半导体电路微细化而使金属绝缘半 导体(Metal Insulated Semiconductor，金属绝缘半导体)晶体管或者MOS(Metal  Oxide Semiconductor，金属氧化物半导体)晶体管的栅极长度变短之外，降低 阈值电压是非常有效的。

然而，如果将阈值电压设定得太低，则作为流动在MOS晶体管的源极 与漏极之间的不必要的电流的亚阈值漏电流增大，由此产生半导体集成电路 的消耗功率变得非常大的问题。

以往，使各自的P沟道MOS晶体管的衬底电位(Vbp)以及各自的N沟道 MOS晶体管的衬底电位(Vbn)共用，对高速单元(cell)增大高电位端电位(Vdd) 与低电位端电位(Vss)之间的电位差，而对低功率单元减小电源电压的方法为 众所周知(例如，专利文献1的图1)。

也就是说，通过对高速单元施加较大的电源电压，同时正向地施加衬底 偏压，由此将阈值电压设定为较小的值。而且，对低功率单元施加较小的电 源电压，同时反向地施加衬底偏压，由此将阈值电压设定为较大的值。

另外，已知在从电源电压较小的逻辑电路向电源电压较大的逻辑电路传 达信号的情况下，放大发送端电路的输出振幅以超过接收端电路的开关电压， 并且以防止接收端电路的贯通电流为目的，在所述电路之间设置电平移位 (level shift)电路(专利文献1)。

专利文献1：日本专利申请特开2001-332695号公报

发明内容

发明要解决的问题

然而，专利文献1所公开的方法，硅衬底上的P沟道MOS晶体管的衬 底(阱(well)区)互相之间以及N沟道MOS晶体管的衬底(阱区)互相之间为共 用，所以在MOS晶体管的驱动能力控制以及集成电路的低功耗控制的自由度 上有限制。所以，上述的方法中存在的问题是在驱动能力控制以及低功耗控 制上只能得到有限的效果。之所以使MOS晶体管的衬底(阱区)共用，是因 为在常规的CMOS工艺中，与硅衬底相同的导电型的阱区互相之间难以实现 电气分离的结构上的原因。

图14是表示在P型硅衬底上形成的常规的P沟道MOS晶体管以及N沟 道MOS晶体管的断面结构的图。图14表示P型硅衬底90的例子，虽然N^-阱92和94互相之间可以电气分离，但是P^-阱91和93互相之间由于通过P 型硅衬底被电气连接，所以无法电气分离。另外，虽然在图14中未示出，在 为N型硅衬底的情况下，P^-阱互相之间可以电气分离，但是N^-阱互相之间由 于通过N型硅衬底被电气连接。另外，虽然可以考虑采用多层阱结构的方法， 但是由于制造工艺变得复杂，而且需要解决CMOS结构上特有的闩锁(latch up) 现象的问题。

另外，如以往的例子所示，在从电源电压较小的逻辑电路向电源电压较 大的逻辑电路传达信号的情况下，插入电平移动电路。由此，逻辑电路的延 迟时间会加长而妨碍高速动作的进行。而且，还存在电路规模会增大的问题。

本发明的目的在于提供半导体集成电路、半导体集成电路的控制方法以 及信号传输电路，能够实现半导体集成电路的性能的最佳化以及消耗功率的 降低。

解决问题的方案