[发明专利]半导体器件的测试图样及其制造方法无效
| 申请号： | 200810178477.3 | 申请日： | 2008-12-01 |
| 公开（公告）号： | CN101471239A | 公开（公告）日： | 2009-07-01 |
| 发明（设计）人： | 朴燦浒 | 申请（专利权）人： | 东部高科股份有限公司 |
| 主分类号： | H01L21/00 | 分类号： | H01L21/00;H01L23/544 |
| 代理公司： | 北京康信知识产权代理有限责任公司 | 代理人： | 李丙林;张 英 |
| 地址： | 韩国*** | 国省代码： | 韩国;KR |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | |||
| 搜索关键词： | 半导体器件 测试 图样 及其 制造 方法 | ||
1.一种制造用于半导体器件的测试图样的方法，所述方法包括以下步骤：
在半导体衬底上形成槽掩膜图样，所述槽掩膜图样包括被图样化成梳状的多个槽线；
刻蚀由所述槽掩膜图样暴露的部分所述半导体衬底以形成沟槽；
用绝缘材料来间隙填充所述沟槽以形成场隔离物；
平坦化所述半导体衬底，其中所述半导体衬底具有形成在其上的所述场隔离物；以及
在所述平坦化的半导体衬底上形成多晶硅梳状图样，
其中，所述槽线布置在所述多晶硅梳状图样的线之间。
2.根据权利要求1所述的方法，其中，所述槽掩膜图样是通过在所述半导体衬底之上形成并图样化硬质掩蔽绝缘膜而获得的硬质掩膜型图样。
3.一种用于半导体器件的测试图样，包括：
半导体衬底；
多晶硅梳状图样，所述多晶硅梳状图样包括多个多电极线以及用于连接所述多电极线的电源线，所述多个多电极线被图样化成梳状以用来与所述半导体衬底形成电容器；
场隔离物，形成在所述半导体衬底与所述多电极线之间；以及
多个槽线，在所述多电极线之间被图样化成梳状。
4.根据权利要求3所述的测试图样，制造所述多电极线以使所述多电极线具有相同的间距但具有不同的宽度。
5.一种制造用于半导体器件的测试图样的方法，所述方法包括以下步骤：
在金属膜上形成槽掩膜图样，所述槽掩膜图样包括被图样化成梳状的多个槽线；
刻蚀由所述槽掩膜图样暴露的部分所述金属膜以形成沟槽；
形成场隔离物；
平坦化所述金属膜，其中所述金属膜具有形成在其上的所述场隔离物；以及
在所述平坦化的金属膜上形成多晶硅梳状图样，
其中，所述槽线布置在所述多晶硅梳状图样的线之间。
6.根据权利要求5所述的方法，其中，所述槽掩膜图样是通过在所述金属膜之上形成并图样化硬质掩蔽绝缘膜而获得的硬质掩膜型图样。
7.一种用于半导体器件的测试图样，包括：
金属膜；
多晶硅梳状图样，所述多晶硅梳状图样包括多个多电极线以及用于连接所述多电极线的电源线，所述多个多电极线被图样化成梳状以用来与所述金属膜形成电容器；
场隔离物，形成在所述金属膜与所述多电极线之间；以及
多个槽线，在所述多电极线之间被图样化成梳状。
8.根据权利要求7所述的测试图样，以所述多电极线具有相同间距但是具有不同宽度的方式来制造所述多电极线。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于东部高科股份有限公司，未经东部高科股份有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/pat/books/200810178477.3/1.html，转载请声明来源钻瓜专利网。
- 上一篇：MIM结构的电容器的制造方法
- 下一篇：光电转换元件的制造方法及光电转换元件
- 同类专利
- 专利分类
H01L 半导体器件；其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置；专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理；集成电路器件或其特殊部件的制造
