[发明专利]使用处理器硬件反馈机制来选择最佳处理器性能水平的系统和方法

说明书

技术领域

本发明的实施例概要地涉及平台的功率管理，更具体地，涉及使 用硬件反馈的自适应功率管理策略。

背景技术

存在多种平台功率管理机制。现有的方法依赖于基于处理器利用 率来调整处理器频率。在使用自适应功率管理策略的计算机系统中， 处理器的性能状态(P-State)基于需要进行调整。当处理器利用率降 低时，处理器可转换到较低的性能状态以保存功率。当处理器利用率 增加时，处理器可转换到较高的性能状态，并且会消耗较多功率。在 很多操作系统中，目标性能水平或P-State选择是基于处理器利用率和 由使用IA32_APERF和IA32_MPERF机器状态寄存器(MSR)的GV3 硬件反馈确定的有效P-State的组合。在GV3硬件反馈中返回的 IA32_APERF/IA32_MPERF比率通过将实际频率时钟计数除以在核执 行时(处于C0 C-state)的最大频率时钟计数来提供上次统计周期内 的有效P-State。

在大多数处理器中，例如在可以从英特尔公司获得的处理器中， 这些P-State在处理器中的多个核中是联动的(coordinated)。如果一 个核100％繁忙并且选择在最高频率运行，则同一个处理器中的其它 核也在较高频率运行。因为各个核是联动的，所以由IA32_APERF和 IA32_MPERF MSR提供的GCV硬件反馈可以进行组合以寻找到该核 的有效频率，而不是仅仅使用上一次的P-State，从而更准确地选择新 的目标P-State。

发明内容

本发明提供一种用于选择平台上的处理器状态的系统，包括：具 有用于提供与当前的处理器频率、处理器状态和所述处理器的繁忙时 间百分比相关的硬件反馈的电路的处理器；用于基于利用处理器停滞 信息进行调整的所述反馈来更新所述处理器状态的部件。

本发明还提供一种用于选择平台上的处理器状态的方法，包括： 从所述平台上的处理器接收与当前的处理器频率、处理器状态和所述 处理器的繁忙时间百分比相关的硬件反馈；基于利用处理器停滞信息 进行调整的所述反馈来更新所述处理器状态。

本发明还提供一种用于选择平台上的处理器状态的机器可读存 储介质，其中存储有指令，所述指令在机器上执行时使所述机器：从 所述平台上的处理器接收与当前的处理器频率、处理器状态和所述处 理器的繁忙时间百分比相关的硬件反馈；基于利用处理器停滞信息进 行调整的所述反馈来更新所述处理器状态。

附图说明

通过以下对本发明的详细描述，本发明的特征和优点将变得显而 易见，附图中：

图1是示出根据本发明的实施例用于优化处理器的P-State的示范 性方法的流程图；

图2A-B是示出来自使用本发明的实施例的早期试验的经验数据 的表格；以及

图3是其上可实现本发明的实施例的示范性系统的框图。

具体实施方式

本发明的实施例是涉及使用硬件反馈来选择最佳处理器频率并 降低功率/瓦特的自适应功率管理的系统和方法。在至少一个实施例 中，本发明旨在基于为处理器停滞行为(stall behavior)调整的硬件反 馈来优化处理器频率和功率/瓦特使用。当由于存储器访问、总线活动 及诸如此类而导致处理器停滞时，反馈会显得较低，即，

APERF/MPERF的比率将会较低。这将导致OS为处理器选择较低的 P-State，由此将导致额外的功率节约且对性能几乎没有影响。在一些 实施例中，P-State可以通过位于处理器内部或外部的电路、固件、或 位于OS外部的其它服务来进行更新。应注意，本发明的实施例可用 于任何类型的停滞，其中处理器停滞能以降低的性能状态运行，而对 工作负荷性能造成很小影响或没有影响。

说明书中提到本发明的“一个实施例”时表示，结合该实施例描 述的特定特征、结构或特性包含在本发明的至少一个实施例中。因此， 在整篇说明书中的不同位置出现“在一个实施例中”的表达时不一定 都指同一个实施例。

出于解释的目的，阐述了具体配置和细节以便充分理解本发明。 然而，本领域的技术人员将明白，在没有本文介绍的这些具体细节的 情况下，也可以实现本发明的实施例。此外，可能会忽略或简化公知 的特征以免使本发明不明确。本描述中会给出多个实例。它们只是本 发明的特定实施例的描述。本发明的范围并不局限于给出的实例。