[发明专利]半导体存储装置

说明书

相关申请的交叉引用

本发明要求2008年6月30日递交的韩国专利申请10-2008-0063152 的优先权，其全部内容通过引用合并于此。

技术领域

本发明涉及半导体设计技术，更具体地，涉及半导体存储装置的电源 网格布线。

背景技术

诸如DRAM之类的半导体存储装置从芯片组(存储器控制器)接收 数据以用于写操作，并且向所述芯片组输出数据以用于读操作。对于同步 的半导体存储装置而言，芯片组和存储器均与系统时钟相同步。然而，在 将数据和系统时钟从芯片组传输至存储器时，由于数据与系统时钟之间的 载荷和迹线的差别以及存储器中位置的差别，在所述数据与系统时钟之间 产生了偏斜(skew)。

为了减少所述数据与系统时钟之间的偏斜，所述芯片组将数据连同数 据选通信号(DQS)一起传输至所述存储器。所述数据选通信号(DQS) 被称为回送时钟，并且具有与所述数据相同的载荷和迹线。因此，通过利 用所述数据选通信号在存储器处选通所述数据，可以最小化由上述原因导 致的偏斜。同时，在读周期期间，存储器将数据连同读数据选通信号一起 传输至所述芯片组。

图1是示出了传统的同步半导体存储装置的焊垫布局和电源网格布 线的图示。参照图1，所述传统的同步半导体存储装置包括多个数据输入 /输出焊垫DQ0至DQ7、数据选通信号焊垫DQS和DQSB、数据掩码焊 垫DM、以及用于驱动器的多个电源焊垫VDDQ和VSSQ。

数据输入/输出焊垫DQ0至DQ7被布置在数据选通信号焊垫DQS和 DQSB的任一侧。用于驱动器的电源焊垫VDDQ和VSSQ被布置在数据 输入/输出焊垫DQ0至DQ7与数据选通信号焊垫DQS和DQSB之间的间 隔处。供参考地，数据选通信号DQSB是数据选通信号DQS的差分信号。

用于电源电压的电源焊垫VDDQ和用于地电压的电源焊垫VSSQ经 由相应的电源网格10和15而彼此相连接。这旨在减小电阻以便由此平滑 地调节对全部电路的芯片供电状态。

然而，这种用于对电源网格进行布线的结构导致了并发开关输出 (SSO)噪声和诸如tDQSQ和tDQSCK之类的AC(交流)特性的劣化。 半导体存储装置在高速读操作中受到限制。这里，tDQSQ是表示数据选 通信号DQS和数据DQ的偏斜的参数，tDQSCK是表示数据选通信号 DQS和时钟CLK的偏斜的参数。

这些问题不仅与数据模式相关，而且与以下事实相关：由于回响效应 等在数据输入/输出焊垫DQ处产生的电源噪声影响了数据选通信号焊垫 DQS和DQSB。

发明内容

本发明的实施例旨在提供一种防止读操作中在数据输入/输出焊垫处 产生的电源噪声影响数据选通信号焊垫的半导体存储装置。

根据本发明的一方面，提供了一种半导体存储装置，其包括用于数据 输出电路的多个第一电源电压焊垫、被配置用于将所述第一电源电压焊垫 彼此相连接的第一电源网格、以及用于数据选通信号输出电路的第二电源 电压焊垫，其中所述第二电源电压焊垫与所述第一电源网格电气地相分 离。

根据本发明的一方面，提供了一种半导体存储装置，其包括多个数据 输入/输出焊垫、用于数据输出电路的多个第一电源电压焊垫、被配置用 于将所述第一电源电压焊垫彼此相连接的第一电源网格、用于数据选通信 号输出电路的数据选通信号输入/输出焊垫、用于数据选通信号输出电路 的第二电源电压焊垫、与所述第二电源电压焊垫相连接的第二电源网格、 以及被配置用于在读取操作期间电气地分离所述第一电源网格和所述第 二电源网格的第一开关。

根据实施例，用于所述数据输出电路的电源与用于所述数据选通信号 输出电路的电源彼此相分离，以防止在数据输入/输出焊垫处产生的电源 噪声影响所述数据选通信号焊垫。考虑到芯片供电效率，优选地，所述电 源只在所述读周期期间相分离。因此，利用开关电路来选择性地执行所述 电源的分离。

附图说明

图1是示出了传统的同步半导体存储装置的焊垫布局和电源网格布 线的图示；

图2是示出了根据本发明的实施例的同步半导体存储装置的焊垫布 局和电源网格布线的图示；

图3是示出了根据本发明的另一实施例的同步半导体存储装置的焊 垫布局和电源网格布线的图示；