[发明专利]提高用于无孔间隙填充的介电膜质量的方法和系统

说明书

本申请涉及到2006年5月30日申请的名称为“CHEMICAL VAPORDEPOSITION OF HIGH QUALITY FLOW-LIKE SILICON DIOXIDE USING ASILICON CONTANTING PRECURSOR AND ATOMIC OXYGEN”的、Ingle等人共同转让的美国专利申请No.60/803,493。本申请还涉及到于2007年8月27日申请的名称为“CURING METHODS FOR SILICON DIOXIDE THINFILMS DEPOSITED FROM ALKOXYSILANE PRECURSOR WITH HARP IIPRCESS”的、Mallick等人共同转让的美国非临时专利申请No.11/845,445。本申请另外还涉及到于2007年10月22日申请的名称为“HIGH QUALITYSILICON OXIDE FILMS BY REMOTE PLASMA CVD FROM DISILANEPRECURSORS”的、Mallick等人共同转让的美国专利申请，代理人案卷号为A1186/T78800。在此将所有上述专利申请的全文内容结合以供用于所有用途的参考。

技术领域

本发明涉及半导体薄膜工艺技术，其中描述了用于改善在形态上适合于各种器件结构的介电膜质量的方法和系统。更具体地说，本发明的实施方式提供了以提高的密度形成二氧化硅膜，以实现无孔间隙填充具有高深宽比的沟槽的方法和系统。例如，在其他应用当中，采用本发明以形成高质量氧化硅膜用于填充狭窄的STI沟槽。

背景技术

间隙和沟槽诸如浅沟槽隔离(STI)结构通常用于电隔离半导体器件上的元件。STI可包括形成在半导体基板隔离区域中的沟槽或间隙，其填充有介电材料以防止相邻器件结构(例如晶体管、二极管等)的电耦合。由于集成电路上的器件密度持续增加，因此在器件结构之间的尺寸和距离也持续减小。但是，STI沟槽的垂直高度通常不会与其水平宽度一样快地降低，这导致间隙和沟槽具有较大的高宽比(即较高的深宽比)。

虽然使得器件结构具有增加的深宽比的能力允许更多结构(例如晶体管、电容器、二极管等)被封装到半导体芯片基板相同表面积上，但是这也产生了制造问题。这些问题中的一个是在填充工艺期间难以完全填充这些结构中的间隙和沟槽而不产生孔或缝隙(seam)。必须用介电材料诸如氧化硅填充间隙和沟槽从而相互电隔离附近器件结构以最小化电噪音和漏电流。随着深宽比的增加，更加难以填充深的狭窄沟槽而不在填充沟槽的介电材料中产生孔或缝隙。

在介电层中的孔和缝隙在半导体器件制造期间和完成的器件中都会引起问题。孔和缝隙在介电材料中随机形成且具有不可预知的尺寸、位置和密度。这会导致不可预知的且不一致的层的后沉积处理，诸如不均匀的蚀刻、抛光、退火等。完成的器件中的孔和缝隙也在器件结构中的间隙和沟槽的介电质量方面产生变化。其他问题当中，这会导致由于电串扰、电荷泄漏以及一些情况下由于器件中的短路导致的错误的或劣质的器件性能。

已经开发出最小化在高深宽比结构上沉积介电材料期间形成的孔和缝隙的技术。这些包括减慢介电材料的沉积速度以便其在沟槽的侧壁和底部上保持得更加共形。更加共形的沉积能降低在沟槽顶部上的材料建造和介电材料过早封堵沟槽顶部以形成孔的机会(有时称作“breadloafing”的问题)。但是，不幸的是，减慢沉积速度也意味着增加沉积时间，这降低了处理效率以及产率。

控制孔形成的另一种技术是增加所沉积介电材料的可流动性。具有更大可流动性的材料能够更快速地填充孔或缝隙并防止其变成填充容积内的永久缺陷。例如，按照常规采用高可流动性的旋涂玻璃(SOG)前体诸如PSZ(聚硅氮烷)、HSQ(Hydrosilsesequioxane)膜等以良好的间隙填充能力填充沟槽。但是，通过这种常规SOG膜增加氧化硅介电材料的可流动性通常导致由于剩余碳种类物质和未反应的硅醇基团引起的如此沉积的膜具有低的膜密度。增加膜密度的一种手段是当固化SOG膜成为氧化硅膜时使用高温退火。但是，用于去除剩余碳种类物质和OH基团的高温退火也会引起相当大程度的膜体积收缩。在用于STI应用的狭窄沟槽中，如此沉积的膜受到限制且不能收缩，从而导致包含具有多孔或孔的低密度膜的结构。

由此，对于在当前半导体处理期间提高介质诸如氧化硅膜的质量以实现狭窄沟槽STI应用中的无孔间隙填充的技术仍存在需求。本发明针对介电膜沉积和化学处理的这些和其他方面。

发明内容